串联ＴＦＴ具有包括第一本体，第二本体，以及串联连接第一本体和第二本体的半导体层。第一本体具有第一沟道区和位于第一沟道区两侧的第一源／漏区。第二本体具有第二沟道区和位于第二沟道区两侧的第二源、漏区。在第一源／漏区和第二源／漏区之间插入连接部分，用于串联连接第一本体和第二本体，连接部分的导电类型与第一源／漏区和第二源／漏区中的至少一个不同。第一栅的位置相应于第一沟道区，第二栅的位置相应于第二沟道区。使用这种串联ＴＦＴ可以制造一种有源矩阵ＯＬＥＤ。
【技术实现步骤摘要】
本申请涉及一种薄膜晶体管，具有此类薄膜晶体管的有机发光装置(OLED)，以及用于制造这种OLED的方法，特别是涉及一种串联薄膜晶体管，具有此类晶体管的有源矩阵OLED，以及一种用于制造这种有源矩阵OLED的方法。
技术介绍
典型的OLED是一种已经被电致发光的荧光有机化合物的发射显示器。根据显示像素是如何驱动的，OLED被分为无源OLED和有源矩阵(AM)OLED。在AM OLED中，每个像素由其自身的像素驱动电路来驱动。AM OLED消耗的功率比无源矩阵(PM)OLED少，并且AM OLED能在较大的区域内和较高的清晰度下应用。像素驱动电路包括开关薄膜晶体管(TFT)，驱动TFT，以及用于构成基本像素驱动电路的电容。可以给像素驱动电路增加TFT，用于补偿TFT的临界电压，载流子迁移率等等。在此例中，驱动TFT可以通过局部互连线彼此相连。这种相互串联的TFT被称为串联TFT。图1示出了根据现有技术的具有串联TFT的OLED的截面图。参看图1，第一构图半导体层30和第二构图半导体层35位于衬底10上。第一构图半导体层30由第一沟道区30a，和形成在第一沟道区30a两侧的第一源/漏区30b，30c构成。第二构图半导体层35由第二沟道区35a，和形成在第二沟道区35a两侧的第二源/漏区35b，35c构成。第一栅极50和第二栅极55分别位于第一沟道区30a和第二沟道区35a之上。栅绝缘层40插入在沟道区30a，35a和栅电极50，55之间。形成中间层60，用于覆盖栅电极50，55，栅绝缘层40，以及半导体层30，35。在中间层60和栅绝缘层40中，形成第一接触孔61，第二接触孔63，用于分别暴露第一源/漏区30b，30c，以及形成第三接触孔65和第四接触孔67，用于分别暴露第二源/漏区35b，35c。在中间层60和栅绝缘层40中还形成第一源/漏电极71，73和第二源/漏电极75，77。最后，在中间层60上形成互连线74。因此，第一源/漏电极71，73与暴露在第一和第二接触孔61，63中的第一源/漏区30b，30c相连；第二源/漏电极75，77与暴露在第三和第四接触孔65，67中的第二源/漏区35b，35c相连。互连线74串联连接第一源/漏电极73和第二源/漏电极75。这样，第一半导体层30和第二半导体层35就通过第一源/漏电极73，第二源/漏电极75以及插入的互连线74彼此串联连接。最后，第一TFT51和第二TFT56彼此串联连接。为了实现这种串联TFT，需要两个接触孔，分别被称作第二接触孔63和第三接触孔65，其中第二接触孔63用于形成第一源/漏电极73，第三接触孔65用于形成第二源/漏电极75。由于需要在衬底上形成这两个接触孔，因此增加了像素驱动电路所占的面积，这对增加孔径比的可能性产生了不利的影响。此外，具有两个接触孔对于设计规则即外周图案应该相对于接触孔保持规则的间隔，也产生了不利的影响。
技术实现思路
因此，本专利技术涉及一种串联TFT，一种OLED以及制造这种OLED的方法，这种OLED基本上克服了由现有技术的限制以及缺陷引起的一个或多个问题。本专利技术提供一种能够减少对设计规则的限制并且能增加孔径比的串联TFT。本专利技术提供一种能够减少对设计规则的限制并且能增加孔径比的OLED。本专利技术的其他特征将出现在下面的描述中，从以下描述中部分内容将变得清楚或者可以通过对本专利技术的实践而获知。本专利技术公开了一种具有包括第一本体，第二本体以及连接部分的半导体层的串联TFT，其中第一本体具有第一沟道区和位于第一沟道区两侧的第一源/漏区，第二本体具有第二沟道区和位于第二沟道区两侧的第二源/漏区，连接部分插入在第一源/漏区和第二源/漏区之间用于串联连接第一本体和第二本体，连接部分的导电类型与第一源/漏区或第二源漏区中至少一个的导电类型不同。TFT还具有位置与第一沟道区相应的第一栅电极，和位置与第二沟道区相应的第二栅电极。本专利技术还提供一种具有衬底和半导体层的AMOLED，其中半导体层位于衬底上，并且包括第一本体，第二本体以及连接部分，其中第一本体具有第一沟道区和位于第一沟道区两侧的第一源/漏区，第二本体具有第二沟道区和位于第二沟道区两侧的第二源/漏区，连接部分插入在第一源/漏区和第二源/漏区之间用于串联连接第一本体和第二本体，并且连接部分的导电类型与第一源/漏区或第二源/漏区中至少一个的导电类型不同。AMOLED还具有位于半导体层上并通过第一沟道区的第一栅电极，位于与第一电极相同的半导体层上并通过第二沟道区的第二栅电极，以及位于第一和第二栅电极上用于覆盖半导体层以及第一和第二栅电极的中间层。本专利技术进一步公开了一种用于制造这种AMOLED的方法。应该理解上述的总体描述以及下面的详细描述都是示例性和解释性的，其目的在于对权利要求限定的本专利技术提供进一步的解释。附图说明用于提供对本专利技术的进一步理解，并且结合并构成本说明书的其中一部分的附图示出了本专利技术的实施例，并且与文字描述一起用于解释本专利技术的原理。图1是具有根据现有技术的串联TFT的OLED的截面图。图2A，2B，2C是OLED，以及用于制造具有根据本专利技术第一实施例的串联TFT的OLED的截面图。图3A，3B是根据本专利技术第一实施例的串联TFT的等价电路。图4A，4B，4C是OLED，以及用于制造具有根据本专利技术第二实施例的串联TFT的OLED的截面图。图5A，5B是根据本专利技术第二实施例的串联TFT的等价电路。图6A，6B，6C分别是根据第一，第二，以及比较例的TFT的截面图。图7A，7B是根据基于预定条件的第一实施例的TFT的电流传递特性图。图7C，7D是分别根据第二实施例和比较例的TFT的电流传递特性图。具体实施例方式现在对本专利技术的实施例进行详细说明，在附图中示出了具体的例子。图中，采用相同的数字来表示在整个说明书中相同的元件。图2A，2B，2C是OLED，以及用于制造OLED的方法的截面图，其中OLED具有根据本专利技术第一实施例的串联TFT。参照图2A，设置衬底100，在衬底100上可以形成缓冲层200。缓冲层200用于防止衬底100内的杂质以后影响串联TFT的其他层。然后在缓冲层200上形成半导体层300。半导体层可以由无定形硅或多晶硅组成。如果半导体层由多晶硅组成，那么半导体层是在无定形硅形成在缓冲层200上之后通过采用不同的结晶方法形成的，这在本领域已经是公知的。然后使用光阻材料对形成在缓冲层200上的半导体层进行构图，由此形成具有图案的半导体层300，其具有第一本体330，第二本体350，以及用于将第一本体330串联连接到第二本体350上的连接部分370。然后形成光阻材料图案(未示出)，用于暴露连接部分370和第一本体330的预定区域，使用光阻材料图案作为掩模掺杂第一类导电杂质，使得在第一本体330内形成第一S/D区330b，330c，以及掺有杂质的连接部分370。结果，在第一S/D区330b和330c之间限定出第一沟道区330a。使用n型掺杂剂，诸如PH3，或p型掺杂剂，诸如BF3来掺杂第一类导电杂质，使得第一S/D区330a，330c和连接部分370被掺杂为n型或p型。参照图2B，形成栅极绝缘层400，用于覆盖已经形成有第一S/D区330b，330c以及被掺杂的本文档来自技高网...
【技术保护点】
一种串联薄膜晶体管，具有：半导体层，包括：第一本体，具有第一沟道区和位于第一沟道区周围的第一源／漏区，第二本体，具有第二沟道区和位于第二沟道区周围的第二源／漏区，连接部分，插在第一源／漏区和第二源／漏区之间并 且导电类型与第一源／漏区和第二源／漏区中的至少一个不同；第一栅电极，位置相应于第一沟道区，第二栅电极，位置相应于第二沟道区。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：郭源奎，
申请(专利权)人：三星SDI株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。