塑封空腔结构及其制作方法技术

本申请提供一种塑封空腔结构及其制作方法，所述塑封空腔结构包括具有沿高度方向分别贯穿绝缘层的第一空腔和第一导通柱的嵌埋封装框架；设置在所述第一空腔内的芯片组；设置在所述嵌埋封装框架上表面的第一线路层；设置在所述第一线路层上的第一介质层；设置在所述第一介质层上的第二线路层；贯穿所述第一介质层和所述绝缘层的通孔；在所述嵌埋封装框架下表面的第三线路层；在所述第三线路层上的支撑柱围墙；以及沿所述支撑柱围墙外侧形成的塑封层；其中在所述塑封层与所述嵌埋封装框架的下表面之间形成有与所述通孔连通的第二空腔，以及所述芯片组包括背靠背层叠设置的第一芯片和第二芯片。和第二芯片。和第二芯片。

【技术实现步骤摘要】
塑封空腔结构及其制作方法


[0001]本申请涉及电子器件封装
，尤其涉及一种塑封空腔结构及其制作方法。

技术介绍

[0002]MEMS(微机电系统)传感器在医疗、汽车、通讯及计算机领域广泛应用，MEMS传感器包含MEMS麦克风、MEMS气压计、MEMS温湿度计、MEMS气体传感器等。封装结构主要包含封装基板、MEMS传感芯片、ASIC(专用集成电路)芯片、保护外壳以及MEMS传感芯片实现环境感知的通道，当前电子产品呈现短小轻薄的发展趋势，因此对MEMS传感封装结构提出了小型化、高密度集成化的需求。
[0003]现有的MEMS传感器和ASIC芯片的封装主要是将MEMS传感芯片和ASIC芯片贴装于封装基板上，通过Wire bond(引线键合)等方式实现MEM传感芯片、ASIC芯片与封装基板的电性连接，然后贴装保护外壳，对封装的器件进行保护，并在基板上或者保护外壳预留通孔，实现MEMS传感芯片与外部环境交互。因此，现有的塑封空腔结构存在封装体积大，无法满足半导体封装短小轻薄的发展需求；每个传感器单元需要单独施加保护罩，加工效率低且成本高；施加保护罩的方式，加工精密程度差，无法满足高密度封装的发展需求等问题。

技术实现思路

[0004]有鉴于此，本申请的目的在于提出一种塑封空腔结构及其制作方法。
[0005]基于上述目的，本申请提供的塑封空腔结构的制作方法，包括如下步骤：
[0006](a)准备嵌埋封装框架；所述嵌埋封装框架包括沿高度方向分别贯穿绝缘层的第一空腔和第一导通柱；r/>[0007](b)在所述第一空腔的底部嵌埋芯片组；所述芯片组包括层叠设置的第一芯片和第二芯片，且所述第一芯片和所述第二芯片的背面彼此贴合，使得二者的端子面彼此相背；
[0008](c)在所述芯片组与所述第一空腔的间隙内形成封装层；所述封装层具有暴露所述第二芯片的端子的盲孔；
[0009](d)在所述嵌埋封装框架的上表面形成第一线路层和第二导通柱，所述第一线路层与所述第二芯片的端子导通连接；
[0010](e)在所述第一线路层的上表面层压第一介质层；其中，使所述第一介质层的上表面与所述第二导通柱的上表面齐平；
[0011](f)在所述第一介质层的上表面形成第二线路层，在所述嵌埋封装框架的下表面形成第三线路层，并在所述第三线路层上形成围绕所述第一空腔的支撑柱围墙；
[0012](g)形成沿高度方向依次贯穿所述第一介质层和所述绝缘层的通孔，其中所述通孔被上述支撑柱围墙围绕；
[0013](h)在所述嵌埋封装框架的下方沿所述支撑柱围墙的外侧形成塑封层，在所述塑封层与所述嵌埋封装框架之间形成第二空腔。
[0014]10.本申请实施例还提供了一种塑封空腔结构，具有沿高度方向分别贯穿绝缘层
的第一空腔和第一导通柱的嵌埋封装框架；设置在所述第一空腔内的芯片组；设置在所述嵌埋封装框架上表面的第一线路层；设置在所述第一线路层上的第一介质层；设置在所述第一介质层上的第二线路层；贯穿所述第一介质层和所述绝缘层的通孔；在所述嵌埋封装框架下表面的第三线路层；在所述第三线路层上的支撑柱围墙；以及沿所述支撑柱围墙外侧形成的塑封层；
[0015]其中在所述塑封层与所述嵌埋封装框架的下表面之间形成有与所述通孔连通的第二空腔，以及所述芯片组包括背靠背层叠设置的第一芯片和第二芯片。
[0016]从上面所述可以看出，本申请实施例提供的塑封空腔结构，通过将层叠设置的第一芯片和第二芯片组成的芯片组堆叠嵌埋封装于封装基板内部，通过封装层的盲孔实现与封装基板的电连接，并在嵌埋封装基板顶部(也即下表面)加工铜柱围墙，封装后可形成第二空腔，通过第二空腔和通孔实现与外部环境的传感；能够实现高密度集成封装，具有高的精密度，且封装体积小型化和封装效率高等优点。
附图说明
[0017]为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1示出了现有技术中的MEMS传感器和ASIC芯片的主流封装方式结构示意图；
[0019]图2示出了本申请实施例提供的塑封空腔结构的剖面图；
[0020]图3a
‑
图3i示出了本申请实施例的塑封空腔结构的制造方法的各个步骤的中间结构的截面示意图。
具体实施方式
[0021]为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
[0022]需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0023]图1示出了现有技术中的MEMS传感器和ASIC芯片的主流封装方式结构示意图。
[0024]如图1所示，一些MEMS传感器和ASIC芯片的主流封装方式中，针对由MEM传感芯片和ASIC芯片与封装基板通过键合引线的电性连接形成的多个单元，需要对每个单元单独施加保护罩，进行保护并形成空腔，从而实现封装。
[0025]可见，现有技术的MEMS传感器和ASIC芯片的封装方式中，需要对每个单元单独施
加保护罩，这样会存在加工效率低和成本高等问题；且施加保护罩的方式，存在加工精密程度差，无法满足高密度封装的发展需求等问题，还存在封装体积大，无法满足半导体封装短小轻薄的发展需求等问题。
[0026]基于此，本申请实施例提供了塑封空腔结构制作方法，通过在嵌埋封装基板顶部加工铜柱围墙，封装后可形成塑封空腔，能够在一定程度上解决现有的塑封空腔结构需要对每个单元单独施加保护罩，加工效率低和成本高；加工精密程度差，无法满足高密度封装的发展需求等；封装体积大，无法满足半导体封装短小轻薄的发展需求等的问题。
[0027]图2示出了本申请实施例提供的塑封空腔结构的剖面图。
[0028]如图2所示，本申请实施例提供的塑封空腔结构，可以包括嵌埋封装框架、嵌埋在所述嵌埋封装框架内的芯片组和围设在嵌埋封装框架下表面的塑封层300。其中，芯片组包括层叠设置的第一芯片210和第二芯片220，且所述第一芯片210和所述第二芯片220的端子相背设置。
[0029]塑封空腔结构包括沿高度方向分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种塑封空腔结构制作方法，其特征在于，包括如下步骤：(a)准备嵌埋封装框架；所述嵌埋封装框架包括沿高度方向分别贯穿绝缘层的第一空腔和第一导通柱；(b)在所述第一空腔的底部嵌埋芯片组；所述芯片组包括层叠设置的第一芯片和第二芯片，且所述第一芯片和所述第二芯片的背面彼此贴合，使得二者的端子面彼此相背；(c)在所述芯片组与所述第一空腔的间隙内形成封装层；所述封装层具有暴露所述第二芯片的端子的盲孔；(d)在所述嵌埋封装框架的上表面形成第一线路层和第二导通柱，所述第一线路层与所述第二芯片的端子导通连接；(e)在所述第一线路层的上表面层压第一介质层；其中，使所述第一介质层的上表面与所述第二导通柱的上表面齐平；(f)在所述第一介质层的上表面形成第二线路层，在所述嵌埋封装框架的下表面形成第三线路层，并在所述第三线路层上形成围绕所述第一空腔的支撑柱围墙；(g)形成沿高度方向依次贯穿所述第一介质层和所述绝缘层的通孔，其中所述通孔被上述支撑柱围墙围绕；(h)在所述嵌埋封装框架的下方沿所述支撑柱围墙的外侧形成塑封层，在所述塑封层与所述嵌埋封装框架之间形成第二空腔。2.根据权利要求1所述的塑封空腔结构制作方法，其特征在于，步骤(h)还包括：在所述嵌埋封装框架的下方沿所述支撑柱围墙的外侧施加第二介质层，形成所述第二空腔；在所述第二介质层上层压所述塑封层。3.根据权利要求2所述的塑封空腔结构制作方法，其特征在于，所述第二介质层为覆型膜。4.根据权利要求1所述的塑封空腔结构制作方法，其特征在于，所述第一芯片为传感器芯片，其中所述第一芯片的传感部件表面暴露于所述第二空腔，通过所述通孔与外界连通。5.根据权利要求1所述的塑封空腔结构制作方法，其特征在于，所述第三线路层包括功能线路层和线路围墙，所述支撑柱围墙电镀形成在所述线路围墙上。6.根据权利要求1所述的塑封空腔结构制作方法，其特征在于，所述支撑柱围墙为铜柱围墙。7.根据权利要求1所述的塑封空腔结构制作方法，其特征在于，步骤(f)还包括：在所述嵌埋封装框架的下表面形成第一金属种子层；在所述第一金属种子层上施加第一光刻胶层，曝光显影所...

【专利技术属性】
技术研发人员：陈先明，冯磊，赵江江，黄本霞，黄高，洪业杰，
申请(专利权)人：珠海越亚半导体股份有限公司，
类型：发明
国别省市：