包含具有减小的栅极诱发漏极泄漏的存储器子字驱动器电路的设备及用于所述电路的方法技术

描述了包含具有减小的栅极诱发漏极泄漏的存储器子字驱动器电路的设备及用于所述存储器子字驱动器电路的方法。一种实例设备包含第一子字线和通过第一共同晶体管耦合到所述第一子字线的第二子字线，其中响应于测试模式信号，将所述第一和第二子字线中的每一者的电压升高到第一电压，且将所述第一共同晶体管的栅极电压升高到第二电压。在另一实例设备中，第一和第二子字驱动器分别耦合到所述第一和第二子字线，并且驱动器电路耦合到所述第一和第二子字驱动器。所述驱动器电路输出第一高信号以使所述第一和第二子字线升高到所述第一电压，且所述第一共同晶体管的所述栅极电压升高到所述第二电压。高到所述第二电压。高到所述第二电压。

【技术实现步骤摘要】
包含具有减小的栅极诱发漏极泄漏的存储器子字驱动器电路的设备及用于所述电路的方法


[0001]本申请大体上涉及存储器装置，且更具体地说，涉及包含具有减小的栅极诱发漏极泄漏的存储器子字驱动器电路的设备及用于所述存储器子字驱动器电路的方法。

技术介绍

[0002]例如动态随机存取存储器(DRAM)的半导体存储器装置包含存储器单元阵列，所述存储器单元阵列具有安置在子字线与位线之间的相交点处的存储器单元。半导体存储器装置可包含阶层结构化的字线(WL)和子字线。字线由相应字驱动器驱动并定位在上部阶层处，且由行地址的第一部分选择。子字线由相应子字驱动器驱动并定位在下部阶层处，且基于对应字线和由行地址的第二部分选择的FX驱动器线(FX)来选择。
[0003]由于在半导体制造中阵列存取装置按比例缩小，与半导体衬底上制造的亚微米级装置相关的泄漏电流(例如，栅极诱发漏极泄漏(GIDL))越来越受到关注。最近，由于存储器测试器的有限电流容量，需要减少半导体存储器装置中的GIDL电流，尤其在压力测试时间期间。例如，减小半导体存储器装置的子字驱动器中的GIDL在减小存储器测试器的最大电流容量方面已成为期望的，从而减小存储器测试器和存储器测试的成本。

技术实现思路

[0004]本公开的一方面提供一种设备，其包括：第一子字线；以及第二子字线，其通过第一共同晶体管耦合到所述第一子字线；其中，响应于测试模式信号，将所述第一和第二子字线中的每一者的电压从第三电压升高到第一电压，且将所述第一共同晶体管的栅极电压升高到所述第一与第三电压之间的第二电压。
[0005]本公开的另一方面提供一种方法，其包括：响应于测试信号而进入测试模式；将第一和第二子字线中的每一者的电压从第三电压升高到第一电压；以及将耦合在所述第一与第二子字线之间的第一共同晶体管的栅极的电压升高到所述第一与第三电压之间的第二电压。
[0006]本公开的另一方面提供一种半导体存储器装置，其包括：测试模式开关，其被配置成使所述半导体存储器装置响应于测试模式信号而激活压力测试；以及共同晶体管，其被配置成在所述共同晶体管的栅极的第一电压高于所述共同晶体管的阈值电压时共享第一子字线和第二子字线的电压；其中在所述压力测试期间，所述第一电压高于接地电平电压，并且所述第一和第二子字线的第二电压高于所述阈值电压。
[0007]本公开的另一方面提供一种设备，其包括：第一子字线，其耦合到第一n型晶体管的漏极和第一p型晶体管的漏极；第二子字线，其耦合到第二n型晶体管的漏极和第二p型晶体管的漏极；第一共同晶体管，其被配置成将所述第一子字线提供到断开状态字线电压；以及第二共同晶体管，其被配置成将所述第二子字线提供到所述断开状态字线电压，其中所述第一和第二子字线安置在存储器片块的边缘区域中，其中，在激活和预充电阶段中，将所
述第一和第二n型晶体管以及所述第一和第二p型晶体管中的每一者的栅极电压降低到接地电平电压，将所述第一和第二p型晶体管的所述源极的电压升高到第二电压，并且将所述第一和第二共同晶体管的栅极电压从第一电压降低到所述接地电平电压。
附图说明
[0008]图1是根据本公开中的实施例的设备的框图。
[0009]图2是根据本公开中的实施例的半导体存储器装置的存储器组的配置的图。
[0010]图3是根据本公开中的实施例的存储器组的一部分的示意图。
[0011]图4是根据本公开中的实施例的存储器配置的框图。
[0012]图5是根据本公开中的实施例的FX驱动器块的示意图。
[0013]图6A是根据本公开中的实施例的子字驱动器的示意图。
[0014]图6B是根据本公开中的实施例的子字驱动器的示意图。
[0015]图7A是根据本公开中的实施例的子字驱动器的存储器存取操作中的各种信号的定时图。
[0016]图7B是根据本公开中的实施例的在压力测试期间存储器片块中的各种信号的定时图。
具体实施方式
[0017]下文阐述某些细节以提供对本公开的各种实施例的实例的充分理解。然而，应了解，本文中所描述的实例可在没有这些特定细节的情况下实践。此外，本文中所描述的本公开的特定实例不应解释为将本公开的范围限于这些特定实例。在其它情况下，尚未详细展示众所周知的电路、控制信号、定时协议和软件操作，以便避免不必要地混淆本公开的实施例。另外，例如“耦合(couples和coupled)”的术语意指两个组件可直接或间接电耦合。间接耦合可暗指两个组件通过一或多个中间组件耦合。由图式展示的各种半导体结构的形状和尺寸未按比例绘制。例如，示意图仅作为实例提供，并且可以针对实际半导体存储器装置修改尺寸。
[0018]图1是根据本公开的实施例的设备100的框图。半导体存储器装置10可以是设备100的实例。在本公开的一些实施例中，半导体存储器装置10可以是动态随机存取存储器(DRAM)。半导体存储器装置10包含存储器单元阵列11。存储器单元阵列11包含彼此相交的多个子字线SWL和多个数据线DL，其中存储器单元(MC)安置在相交点处。SWL可由相应子字驱动器SWD 42驱动。为了清楚起见，图1中展示了仅一个SWL、SWD、DL和MC。多个字线WL和FX驱动器线FX可提供到存储器单元阵列11中的相应SWD。例如，字线WL和FX驱动器线FX的选择由行解码器电路12实行，并且数据线DL的选择由列解码器电路13实行。在一些实例中，FX驱动器线FX可由相应FX驱动器电路FXD 46驱动。字线WL可由相应字驱动器WD 44驱动。例如，半导体存储器装置可具有128个字线和提供相应字线的128个字驱动器。
[0019]在一些实例中，半导体存储器装置10可包含以多个存储器组布置的多个存储器单元阵列11。半导体存储器装置10还可包含各自耦合到相应存储器单元阵列11的多个行解码器电路12和多个列解码器电路。
[0020]提供到命令和地址端子21的命令地址(CA)信号中包含的命令经由命令/地址输入
电路31输入到命令解码器电路34。命令解码器电路34对命令进行解码以提供各种内部命令信号。例如，内部命令可包含用于选择字线的行命令信号、用于选择数据线的列命令信号(例如，读取命令或写入命令)，以及用于允许半导体存储器装置进入测试模式的测试模式信号。
[0021]当发出激活命令且行地址及时地供应有激活命令时，且列地址及时地供应有读取命令时，从存储器单元阵列11中的由这些行地址和列地址指定的存储器单元MC读取读取数据。更具体地，行解码器电路12选择由行地址RA指示的字线WL、FX驱动器线FX和子字线SWL，使得相关联存储器单元MC随后连接到数据线DL。此外，当存储器单元MC被行地址选择且相关联行由激活命令激活时，字线WL可以是活动的且FX驱动器线FX可以是活动的。这使得子字线SWL为活动的。相反地，当存储器单元MC未被选择时，例如，在预充电操作中，FX驱动器线FX可以是非活动的，且字线WL也可以是非活动的。这将子字线SWL驱动到非活动电势，例如，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：第一子字线；以及第二子字线，其通过第一共同晶体管耦合到所述第一子字线；其中，响应于测试模式信号，将所述第一和第二子字线中的每一者的电压从第三电压升高到第一电压，且将所述第一共同晶体管的栅极电压升高到所述第一与第三电压之间的第二电压。2.根据权利要求1所述的设备，其中，在存储器存取操作中，将选定子字线的电压从所述第三电压升高到所述第一电压，且将未选定子字线的电压降低到所述第三电压。3.根据权利要求1所述的设备，其进一步包括：第一和第二子字驱动器，其分别耦合到所述第一和第二子字线；以及驱动器电路，其耦合到所述第一和第二子字驱动器；其中，响应于所述测试模式信号，所述驱动器电路将第一活动信号提供到所述第一和第二子字驱动器以使所述第一和第二子字线被驱动到所述第一电压，且所述第一共同晶体管的所述栅极电压被驱动到所述第二电压。4.根据权利要求1所述的设备，其进一步包括：第三子字线，其通过第二共同晶体管耦合到断开状态字线电压；以及第四子字线，其通过第三共同晶体管耦合到所述断开状态字线电压，其中，响应于所述测试模式信号，所述第二和第三共同晶体管被配置成断开。5.根据权利要求1所述的设备，其进一步包括：字驱动器，其耦合到多个子字驱动器，所述多个子字驱动器中的每一者被配置成驱动偶数子字线或奇数子字线，所述偶数子字线或奇数子字线各自耦合到多个存储器单元；驱动器电路块，其包括偶数驱动器电路和奇数驱动器电路，所述偶数驱动器电路耦合到多个偶数子字驱动器，并且所述奇数驱动器电路耦合到多个奇数子字驱动器。6.根据权利要求1所述的设备，其进一步包括：测试模式电路，其被配置成提供所述测试模式信号。7.根据权利要求6所述的设备，其中所述测试模式电路包括备用逻辑。8.根据权利要求1所述的设备，其中所述第二电压高于接地电压。9.根据权利要求1所述的设备，其中所述第一电压等于或高于所述第二电压。10.一种方法，其包括：响应于测试信号而进入测试模式；将第一和第二子字线中的每一者的电压从第三电压升高到第一电压；以及将耦合在所述第一与第二子字线之间的第一共同晶体管的栅极的电压升高到所述第一与第三电压之间的第二电压。11.根据权利要求10所述的方法，其中所述进入所述测试模式包括：激活测试模式开关以将开关信号提供到驱动器电路；使所述驱动器电路激活子字驱动器；以及使所述子字驱动器驱动所述第一和第二子字线。12.根据权利要求10所述的方法，其中所述第二电压高于接地电压。13.根据权利要求12所述的方法，其中所述第一电压等于或高于所述第二电压。
14.根据权利要求10所述的方法，其进一步包括：将分别驱...

【专利技术属性】
技术研发人员：朝木健次，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：