访问字线的方法及字线解码电路结构技术

本发明专利技术提供的一种访问字线的方法，包括：将处理后的输入行地址，传输至第一解码电路，并同步输入行熔断电路，产生相应的标志信号和冗余地址；将所述冗余地址传输至第二解码电路，并同时将所述标志信号作为使能信号分别传输到所述第一解码电路和所述第二解码电路中，解码得到最终字线地址；其中所述第一解码电路用于解码正常地址，第二解码电路用于解码冗余地址。既能减少面积的占用又减少字线访问时间，利于提高芯片面积利用率和DRAM的工作效率。本发明专利技术提供的字线解码电路结构具有相应优势。势。势。

【技术实现步骤摘要】
访问字线的方法及字线解码电路结构


[0001]本专利技术属于半导体集成电路
，尤其涉及一种访问字线的方法及相应的字线解码电路结构。

技术介绍

[0002]DRAM（Dynamic Random Access Memory），即动态随机存取存储器，是最为常见的系统内存。一个DRAM存储阵列的配置，是包括多条沿存储阵列的行列连接布置的字线和位线，以及在字线和位线相交节点上逐个配置的存储电容在内的阵列结构。存储电容用于存储电荷，其存在满电状态和空置状态。通常，存储电容被充满电荷时的状态，用来表征二进制的1，存储电容的空置状态，也即未充电装备状态，被用来表征二进制的0。这样，通过存储阵列中的若干存储电容来存储二进制数据。
[0003]随着DRAM的制作体积不断缩小以及存储容量的不断增加，量产出的DRAM芯片中往往存在失效单元。为使DRAM能够正常使用，芯片设计中包含了冗余单元，冗余单元用于失效的单元的修复，以达到量产合格DRAM的目的。一个冗余单元由行冗余（字线冗余）和列冗余（位线冗余）来访问，字线控制存储电容中的数据传输到位线上，而字线的选择是由行地址解码得到的。
[0004]当对DRAM芯片进行激活操作（ACT）时，输入行地址要经过处理最终解码出字线地址，这个过程称“访问字线”。在对DRAM进行激活操作之后，需要间隔一段时间才可以进行读写操作，该时间间隔称为tRCD，而字线的访问时间直接影响到tRCD的长短。此外，字线的访问时间不光影响到tRCD，也影响tRAS、tRC等参数。
[0005]实际应用中需要持续优化DRAM芯片的工作性能，其中tRCD、tRAS、tRC等是需要优化的关键参数，同时芯片的DRAM读出放大器的面积利用率也很重要，而目前访问字线的方法以及相应字线解码电路结构在应用中难以进一步缩短字线访问时间，也难以提高DRAM读出放大器的面积利用率。
[0006]因此有必要研究一种访问字线的方法及字线解码电路结构，为进一步优化DARM芯片工作性能提供可行的解决方案。

技术实现思路

[0007]本专利技术是为解决上述现有技术的全部或部分问题，一方面提供一种访问字线的方法，克服由于字线冗余导致字线访问的时间较长这一缺点的同时兼顾提高DRAM读出放大器的芯片面积利用率，使得持续减少字线访问时间成为可能。另一方面提供了相应的字线解码电路结构，减少了面积占用并能优化DARM芯片的工作性能。
[0008]本专利技术提供的一种访问字线的方法，包括：将处理后的输入行地址，传输至第一解码电路，并同步输入行熔断电路，产生相应的标志信号和冗余地址；将所述冗余地址传输至第二解码电路，并同时将所述标志信号作为使能信号分别传输到所述第一解码电路和所述第二解码电路中，解码得到最终字线地址；其中所述第一解码电路用于解码正常地址，第二
解码电路用于解码冗余地址。
[0009]通过将所述标志信号作为使能信号分别输入所述第一解码电路和所述第二解码电路控制正常字线和冗余字线的选择，使能信号的添加对整个电路的时间没有影响，不需要等待行熔断电路的比较结果出来由选择器做了选择后才可以进行行解码得到字线地址，不管冗余地址还是正常地址都进行解码，不需要这样一个等待选择的过程，达到减少字线访问时间的目的。
[0010]一般情况中，处理后的输入行地址是指将所述输入行地址经过行锁存电路进行锁存后得到的锁存行地址。
[0011]所述传输至第一解码电路之前，所述锁存行地址输入行预解码电路进行解码。
[0012]所述产生相应的标志信号和冗余地址的过程包括：将所述锁存行地址与存储在所述行熔断电路中的地址相比较，若地址匹配，行熔断电路会产生第一电平的所述标志信号和对应的冗余地址；若不匹配，则所述行熔断电路产生第二电平的所述标志信号和无效的冗余地址；所述第一电平和所述第二电平中，一个为高电平时另一个为低电平。所述第一电平和所述第二电平设定为低或高都是可以的，例如可是若地址匹配，行熔断电路会产生高电平和对应冗余地址，若不匹配，则所述行熔断电路产生低电平和无效冗余地址，也可以反之。
[0013]所述解码得到最终字线地址的过程包括：所述第一解码电路和所述第二解码电路同步对所述正常地址和所述冗余地址分别解码；若所述标志信号为低电平，则所述最终字线地址为所述第二解码电路输出的冗余字线地址，所述第一解码电路输出的正常字线地址为无效地址；若所述标志信号为高电平则所述最终字线地址为所述第一解码电路输出的正字线地址，所述第二解码电路输出的冗余字线地址为无效地址。
[0014]本专利技术另一方面还提供了一种字线解码电路结构，包括沿输入行地址传输方向依次设置的信号处理单元和行解码单元；所述信号处理单元包括行熔断电路；所述行解码单元包括第一解码电路和第二解码电路；所述行熔断电路基于所述输入行地址，产生标志信号和冗余地址；所述标志信号分别输入所述第一解码电路和所述第二解码电路，所述冗余地址输入所述第二解码电路；所述第一解码电路基于所述信号处理单元的输出解码正常地址；所述第二解码电路基于所述信号处理单元的输出解码冗余地址。本专利技术的字线解码电路结构没有增加行解码单元的解码电路，行解码单元的面积基本不变且简化了电路的设置，访问字线的时间更短，字线解码电路结构的面积利用率更高，全面优化了DRAM读出放大器的工作性能。
[0015]所述第一解码电路和所述第二解码电路是相同的逻辑电路。相同的逻辑电路简化了制造工艺。
[0016]所述信号处理单元的上游设置有行地址锁存电路。将所述输入行地址进行锁存，当进行激活操作时，维持输入行地址不变，并过滤掉非当前bank激活的地址信息。
[0017]所述信号处理单元还包括行预解码电路；所述行预解码电路的输出与所述第一解码电路的输入连接。所述锁存行地址在传输至所述第一解码电路之前，先经历所述预解码电路进行预解码，将可寻址范围先进行划分，所述第一解码电路对划分的模块进行解码，能够更快地定位目标字线，提高了整体工作效率。
[0018]与现有技术相比，本专利技术的主要有益效果：
1、本专利技术的访问字线的方法，以所述标志信号作为使能信号，选择最终字线地址，通过改变传统正常与冗余行解码电路的编码结构，达到了既能减少面积的占用又减少字线访问时间的目的；利于提高芯片面积利用率和DRAM的工作效率，为综合优化面积利用率与字线访问速度提供了可行方案。
[0019]2、本专利技术的字线解码电路结构，不管冗余地址还是正常地址都进行解码，并通过所述行熔断电路的输出分别与所述第一解码电路和所述第二解码电路的输入连接，能将行熔断电路产生的标志信号作为使能信号，控制正常字线和冗余字线的选择，既能减少访问字线的时间又能提高芯片面积利用率，进一步提高了DRAM读出放大器的工作性能并且满足企业持续降本的实际需求。
附图说明
[0020]图1为采用选择器的访问字线的方法工作的示意图。
[0021]图2为常规的选择器示意图。
[0022]图3为常规的行解码单元示意图。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.访问字线的方法，其特征在于：包括：将处理后的输入行地址，传输至第一解码电路，并同步输入行熔断电路，产生相应的标志信号和冗余地址；将所述冗余地址传输至第二解码电路，并同时将所述标志信号作为使能信号分别传输到所述第一解码电路和所述第二解码电路中，解码得到最终字线地址；其中所述第一解码电路用于解码正常地址，第二解码电路用于解码冗余地址。2.根据权利要求1所述的访问字线的方法，其特征在于：处理后的输入行地址是指将所述输入行地址经过行锁存电路进行锁存后得到的锁存行地址。3.根据权利要求2所述的访问字线的方法，其特征在于：所述传输至第一解码电路之前，所述锁存行地址输入行预解码电路进行解码。4.根据权利要求2所述的访问字线的方法，其特征在于：所述产生相应的标志信号和冗余地址的过程包括：将所述锁存行地址与存储在所述行熔断电路中的地址相比较，若地址匹配，行熔断电路会产生第一电平的所述标志信号和对应的冗余地址；若不匹配，则所述行熔断电路产生第二电平的所述标志信号和无效的冗余地址；所述第一电平和所述第二电平中，一个为高电平时另一个为低电平。5.根据权利要求1
‑
4任一项所述的访问字线的方法，其特征在于：所述解码得到最...

【专利技术属性】
技术研发人员：亚历山大，喻文娟，
申请(专利权)人：浙江力积存储科技有限公司，
类型：发明
国别省市：