存储器器件及其操作方法技术

一种存储器器件包括乘法单元和可配置求和单元。乘法单元被配置为接收第N层的数据和权重，其中N是正整数。乘法单元被配置为将数据乘以权重以提供乘法结果。可配置求和单元由第N层值配置以接收第N层数量的输入并执行第N层数量的加法，并且对乘法结果求和并提供可配置求和单元输出。本申请的实施例还提供了一种操作存储器器件的方法。作存储器器件的方法。作存储器器件的方法。

【技术实现步骤摘要】
存储器器件及其操作方法


[0001]本申请的实施例涉及存储器器件及其操作方法。

技术介绍

[0002]存储器中计算(CIM)系统和方法将信息储存在存储器器件的存储器(诸如随机存取存储器(RAM))中，并在存储器器件中执行计算，这与在存储器器件和用于各种计算步骤的另一种器件之间移动数据相反。在CIM系统和方法中，从存储器器件存取所储存的数据比从其他存储器器件存取所储存的数据更快。此外，数据在存储器器件中的分析速度更快，从而能够在诸如卷积神经网络(CNN)的商业应用和机器学习应用中更快地进行报告和决策。CNN，也称为卷积网络，是一类人工神经网络，其专门处理具有网格状拓扑的数据，诸如包含视觉图像的二进制表示的数字图像数据。数字图像数据包括以网格状拓扑排列的像素，其包含表示图像特征的值，诸如颜色和亮度。CNN通常用于分析图像识别应用中的视觉图像。正在努力提高CIM系统和CNN的性能。

技术实现思路

[0003]根据本申请的实施例的一个方面，提供了一种存储器器件，包括：乘法单元，被配置为接收第N层的数据和权重，其中N为正整数，并将数据乘以权重以提供乘法结果；以及可配置求和单元，由第N层值配置以接收第N层数量的输入并执行第N层数量的加法，可配置求和单元对乘法结果求和并提供可配置求和单元输出。
[0004]根据本申请的实施例的另一个方面，提供了一种存储器器件，包括：存储器阵列，包括存储器元件；以及存储器中计算电路，位于存储器器件中并且电耦合到存储器阵列。存储器中计算电路包括：乘法单元，从存储器阵列接收第N层的权重和数据输入，其中N为正整数，乘法单元将每个数据输入与权重中的相应一个交互以提供交互结果；可配置求和单元，通过第N层被配置为对交互结果求和并提供求和结果；池化单元，池化求和结果；和缓冲器，将池化结果反馈给乘法单元以计算第N层的下一层，其中缓冲器在所有N层完成之后输出结果。
[0005]根据本申请的实施例的又一个方面，提供了一种存储器中计算方法，包括：根据第N层从存储器阵列获取权重，其中N为正整数；通过乘法单元将每个数据输入与权重中的相应一个进行交互，以提供交互结果；对可配置求和单元进行配置以接收第N层数量的输入并执行第N层数量的加法；以及通过可配置求和单元对交互结果进行求和以提供求和输出。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。另外，附图被示出为本公开的实施例的示例，并且意在进行限定。
[0007]图1是示意性地示出根据一些实施例的包括位于存储器器件电路上方或顶部上的存储器阵列的存储器器件的图。
[0008]图2是示意性地示出根据一些实施例的电耦合到存储器器件电路的DRAM存储器阵列的图。
[0009]图3是示意性地示出根据一些实施例的包括电耦合到CIM存储器器件中的存储器阵列的CIM电路的CIM存储器器件的示例的图。
[0010]图4是示意性地示出根据一些实施例的存储器阵列和对应的CIM电路的图。
[0011]图5是示意性地示出根据一些实施例的存储器阵列的1T
‑
1C存储器元件的存储器元件的图。
[0012]图6是示意性地示出根据一些实施例的CNN的至少部分的图。
[0013]图7是示意性地示出根据一些实施例的存储器阵列和CIM电路的图，存储器阵列和CIM电路可以被配置为确定CNN中不同卷积层的输出。
[0014]图8是示意性地示出根据一些实施例的图7的CIM电路的操作流程的图。
[0015]图9是示意性地示出根据一些实施例的确定CNN中卷积层的求和结果的方法的图。
具体实施方式
[0016]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0017]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0018]本公开涉及存储器并且更具体地涉及包括至少一个可编程或可配置求和单元的CIM系统和方法。可配置求和单元可以在CIM系统的操作期间被编程或被设置以使用不同数量的求和单元(诸如加法器树中的加法器)处理不同数量的输入，并且在一些实施例中，提供不同数量的加法器的输出。在一些实施例中，CIM系统和方法用于CNN，诸如用于加速或改进CNN的性能。
[0019]通常，CNN包括输入层、输出层和隐藏层，隐藏层包括多个卷积层、池化层、全连接层和归一化层。其中卷积层可以包括执行卷积和/或执行互相关。在CNN中，对于不同的层，诸如对于不同的卷积层，输入数据的尺寸往往是不同的。此外，对于不同的卷积层，权重值、过滤器/内核值和其他操作数的数量通常是不同的。结果，求和单元的尺寸(诸如加法器树中的加法器的数量)、输入的数量和/或输出的数量对于不同的层(诸如对于不同的卷积层)通常是不同的。然而，传统的CIM电路具有基于存储器阵列的尺寸的固定配置，使得它们不
提供对输入的数量和/或加法器中的加法器的数量进行调整。
[0020]所公开的实施例包括存储器电路，存储器电路包括位于一个或多个位于CIM逻辑电路之上或顶部上的存储器阵列，即，一个或多个CIM逻辑电路位于存储器阵列之下。在一些实施例中，耦合到CIM逻辑电路的存储器阵列是动态随机存取存储器(DRAM)阵列、电阻随机存取存储器(RRAM)阵列、磁阻随机存取存储器(MRAM)阵列和相变随机存取存储器(PCRAM)阵列中的一种或多种。在其他实施例中，存储器阵列可以位于一个或多个CIM逻辑电路下方或下面。
[0021]所公开的实施例还包括存储器电路，存储器电路包括至少一个可编程的可配置求和单元，使得它可以在CIM系统的操作期间被编程或被设置。在一些实施例中，在CIM系统的操作期间为每个不同的卷积层设置至少一个可配置求和单元以使用不同数量的求和单元(例如加法器树中的加法器)适应(即处理)不同数量的输入，和/或为不同的卷积层提供不同数量的输出。
[0022]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：乘法单元，被配置为接收第N层的数据和权重，其中N为正整数，并将所述数据乘以所述权重以提供乘法结果；以及可配置求和单元，通过第N层值被配置为接收第N层数量的输入并执行第N层数量的加法，所述可配置求和单元对所述乘法结果进行求和并提供可配置求和单元输出。2.根据权利要求1所述的存储器器件，其中，所述可配置求和单元包括至少一个求和单元，以对所述乘法结果进行求和并提供求和输出。3.根据权利要求2所述的存储器器件，其中，所述可配置求和单元包括比例调节单元，所述比例调节单元被配置为对所述求和输出进行比例调节并提供比例调节输出。4.根据权利要求2所述的存储器器件，其中，所述可配置求和单元包括非线性激活函数单元，所述非线性激活函数单元被配置为对所述求和输出和所述比例调节输出中的一个进行滤波以提供所述可配置求和单元输出。5.根据权利要求4所述的存储器器件，其中，所述非线性激活函数单元包括整流非线性单元(ReLU)。6.根据权利要求1所述的存储器器件，包括池化单元，所述池化单元被配置为池化所述可配置求和单元输出并提供池化结果。7.根据权利要求6所述的存储器器件，包括缓冲器，所述缓冲器被配置为接收输入数据和所述池化结果并将所述...

【专利技术属性】
技术研发人员：李婕，黄家恩，刘逸青，郑文昌，王奕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：