低温磊晶成长的化学气相沉积仪制造技术

本发明专利技术涉及一种低温磊晶成长的化学气相沉积仪，包括：一阳离子预裂解腔室，提供复数预裂解的阳离子；一阴离子预裂解腔室，提供复数预裂解的阴离子；一气相沉积室，具有一顶部、一底部以及一中空作用腔，该气相沉积室更形成有至少一导通上述阳离子预裂解腔室和该中空作用腔的阳离子通道、至少一导通上述阴离子预裂解腔室和该中空作用腔的阴离子通道以及驱使上述阳离子和上述阴离子朝向上述中空作用腔顶部方向移动的驱动装置；以及至少一设置于上述气相沉积室接近上述顶部的载台，供至少一片三维半导体晶材基板朝向上述中空作用腔设置于前述载台。于前述载台。于前述载台。

【技术实现步骤摘要】
低温磊晶成长的化学气相沉积仪


[0001]本专利技术涉及一种气相沉积仪，尤其是一种低温磊晶成长的化学气相沉积仪。

技术介绍

[0002]半导体产业的进步，绝大部分仰赖于尽可能微型化芯片的大小，如此便能在单位体积里容纳更多数量的晶体管，使得在装置维持体积不变甚至更为轻巧的情况下，具备更高的运算效率，也因此人们近年来不断追求3C产品的轻量化与更好的性能。
[0003]半导体制程上常用纳米作为尺度量测单位，例如目前亟欲发展的3纳米甚至2纳米术节点制程，牵涉到更短波长的微影光源如EUV技术；然而，由于上述纳米制程已相当接近原子尺度(埃)，势必面临物理极限与大量的量子不确定性，因此为了延续摩尔定律(Moore
’
s Law)，人们需要从其他方面持续推动制程上的进步，如封装技术等，这也是一线半导体业者如台积电、三星、英特尔等巨人接下来致力发展的重点。
[0004]为了获得更大的利用效率，晶圆的面积可以说是寸土寸金，因此不难想象3D
‑
IC的技术将成为趋势。目前正在发展的主要是3D封装技术，其利用硅通孔技术(TSV)来实现晶粒与晶粒间的上下互联，使得面积有限的晶圆上产生了纵向发展，如同盖楼一样增加了单位晶圆面积的使用效率。较早的三维IC封装8的示意图如图1所示，底层是一个PCB板80，与上方的IC基板82之间是透过锡球81焊接；而所谓3D
‑
IC的技术，体现在于IC基板82垂直上方再连接更多裸晶84，这主要透过凸块83与关键的硅通孔85达成。上述层与层之间的距离在凸块83的限制下大约为10微米。
[0005]相对的，三维单晶堆栈(3D Monolithic stacking)系为另一种3D
‑
IC技术，其与上述硅通孔技术最大的差别在于，三维单晶堆栈是规划到单一半导体组件的层级，让同一晶圆上的每一晶粒都构成立体堆栈，在基础层的晶圆上布局成型后，利用层与层之间的金属联机，也就是层间孔(Inter Layer Via,ILV)来实现上层与下层的连接；再于中间层之上，精准在各晶粒位置的基础层上方增长具有不一样功能的对应模块，最终构成整片迭层的三维IC。更由于层间孔的间距只有数十纳米左右，相较于硅通孔，性能的优异自不恃言。
[0006]虽然三维单晶堆栈充满未来性，却也面临许多挑战，其中最重要的课题在于热预算的控制。传统以硅为基材的半导体制程温度高达约摄氏1000度，基材上的逻辑线路却不能超过摄氏500度，这意味着当第二层基材以一般化学气相沉积(CVD)的方法镀于底层逻辑结构与电路结构之上后，高温制程势必会严重影响底层基材上的电路性质，因此底层以上的各层受限于此条件只能是在较低温条件下(例如摄氏500度以下)制成的组件，上述原因严重的阻碍了三维单晶堆栈的发展性。
[0007]关于化学气相沉积法，是一种化学上常用的合成过程，目标是生产高效能且高纯度的一些化学材料，以及半导体的薄膜合成。其方法为将晶圆基底暴露在一种或多种不同的前驱物下，在基底表面发生化学反应和/或化学分解来产生欲沉积的薄膜，反应过程伴随的副产物则是随着气流被带走。举例来说，欲将金属M镀在基板上，可先将气态的离子化合物MCl与氢气H2一同通入反应腔室中，当MCl分子与H2分子接触基板时，透过适当的反应条
件，可以促使以下反应发生：MCl
(g)
+H
2(g)
＝>M
(s)
+HCl
(g)
，使得金属M均匀镀在基板表面上，盐酸气体则被排出集中处理。
[0008]化学气相沉积法的种类繁多，包含常压化学气相沉积、低压化学气相沉积以及电浆增强化学气相沉积(PECVD)等，其中电浆增强化学气相沉积仪9如图2所示，是先将反应气体产生离子态后，经过一离子流向96顺着重力方向98吹向基板94上后产生沉积反应，过程中由于离子态相较气体分子有更高的能量，因此可有效降低加热载板92的操作温度。以二氧化硅(SiO2)薄膜来说，一般化学气相沉积法需要加温至摄氏650
‑
850度，然而借由PECVD却只需要加温至摄氏300
‑
350度即可，如此便可大幅降低对内部电子组件的影响。尽管如此，PECVD的缺点是成长之薄膜材料结晶度低，且如图5所示的容易产生微粒的污染，薄膜中更容易含有大量的氢原子。
[0009]为了进一步提高晶圆使用效率进行垂直堆栈，就要考虑采用能带间隙适当的二维材料。所谓二维材料，指单层原子薄膜与其上、下层物质之间的作用力为微弱的凡德瓦(Van der Waals)力，与上下层非键结，因此厚度可以达到纳米尺度的单层材料；传统的二维材料如石墨稀，其电子能带结构里没有能隙(band gap)，因此相较于半导体更接近金属特性，恐怕难以取代硅作为新一代的二维半导体材料。依照目前的材料科学，二硫属过渡金属化合物(TMD)例如MoS2、WS2、MoSe2以及WSe2等,被认为是最有可能应用于集成电路的材料，然而此类材料所需的气相沉积温度需达摄氏800度以上，若要作为三维单晶堆栈的上层材料，势必会导致底层的结构损伤，电气性能劣化，产品良率及可靠度降低。
[0010]综上所述，为了实现三维单晶堆栈以增进晶圆的面积使用效率，同时避免制程上的高温以及其他缺点对组件所带来的不良影响，本专利技术提出一种特殊的化学气相沉积仪，搭配适当选择的半导体材料，使得低于摄氏500度的半导体制程成为可能，进一步增加三维单晶堆栈的可行性。

技术实现思路

[0011]针对现有技术的上述不足，根据本专利技术的实施例，希望提供一种化学气相沉积仪，旨在实现如下目的：(1)利用前处理制程，预解离而生成阳离子与阴离子通入作用腔，降低作用腔内所需的操作温度至摄氏500度以下，使得三维立体堆栈的半导体电路得以实现；(2)透过将二维材料前驱物预解离为阳离子与阴离子，使得纳米等级的二维半导体层得以用化学气相沉积的方式堆栈在基础层上方，有效降低成长温度，实现3D
‑
IC中利于3D系统的集成；(3)借由将载板的主动面朝下，降低沉积过程所导致的表面缺陷、损坏等问题，提升制程良率与质量；(4)透过复数且彼此分散交错排列的阳离子信道与阴离子信道，避免载板上的沉积不均匀，提升制程良率。
[0012]根据实施例，本专利技术提供的一种低温磊晶成长的化学气相沉积仪，包括：一阳离子预裂解腔室，提供复数预裂解的阳离子；一阴离子预裂解腔室，提供复数预裂解的阴离子；一气相沉积室，具有一顶部、一相反于前述顶部的底部、以及介于前述顶部和底部间的中空作用腔，该气相沉积室更形成有至少一导通上述阳离子预裂解腔室和该中空作用腔的阳离子通道、至少一导通上述阴离子预裂解腔室和该中空作用腔的阴离子通道以及驱使上述阳离子和上述阴离子朝向上述中空作用腔顶部方向移动的驱动装置；以及至少一设置于上述气相沉积室接近上述顶部的载台，供至少一片三维半导体晶材基板朝向上述中空作用腔设
置于前述载台。
[0013]通过本专利技术低温磊晶成长的化学气相沉本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低温磊晶成长的化学气相沉积仪，其特征是，包括：一阳离子预裂解腔室，提供复数预裂解的阳离子；一阴离子预裂解腔室，提供复数预裂解的阴离子；一气相沉积室，具有一顶部、一相反于前述顶部的底部、以及介于前述顶部和底部间的中空作用腔，该气相沉积室更形成有至少一导通上述阳离子预裂解腔室和该中空作用腔的阳离子通道、至少一导通上述阴离子预裂解腔室和该中空作用腔的阴离子通道以及驱使上述阳离子和上述阴离子朝向上述中空作用腔顶部方向移动的驱动装置；以及至少一设置于上述气相沉积室接近上述顶部的载台，供至少一片三维半导体晶材基板朝向上述中空作用腔设置于前述载台。2.如权利要求1所述的低温磊晶成长的化学气相沉积仪，其特征是，上述的阳离子通道与上述阴离子通道均为复数，其中至少部份被设置于上述气相沉积室的底部且彼此分散交错排列。3.如权利要求1所述的低温磊晶成长的化学气相沉积仪，其特征是，上述三维半导体晶材基板是已布局至少一层包括有复数逻辑组件的电路层的半导体晶圆，以及上述阳离子与上述阴离子是供在上述至少一层电路层上方结合形成一层二维半导体材料者。4.如权利要求3所述的低温磊晶成长的化学气相沉积...

【专利技术属性】
技术研发人员：何焱腾，陈乃榕，
申请(专利权)人：瑞砻科技股份有限公司，
类型：发明
国别省市：