半导体装置制造方法及图纸

根据实施方式，提供一种具有支撑体、多个第1芯片、第1密封部、第2芯片、多个第1端子及第2端子的半导体装置。多个第1芯片积层在支撑体上。第1密封部将多个第1芯片密封。第1密封部在与支撑体为相反侧的表面具有凹部。凹部包含与多个第1芯片分离的底面。第2芯片配置在凹部。多个第1端子对应于多个第1芯片。多个第1端子分别从第1芯片的与支撑体为相反侧的面沿着积层方向延伸并贯通第1密封部。第2端子配置在第2芯片的与支撑体为相反侧的面上。2芯片的与支撑体为相反侧的面上。2芯片的与支撑体为相反侧的面上。

【技术实现步骤摘要】
半导体装置
[0001][相关申请的引用][0002]本申请享有2021年9月14日提出申请的日本专利申请号2021
‑
149156的优先权的权益，所述日本专利申请的全部内容被引用到本申请中。


[0003]本实施方式涉及一种半导体装置。

技术介绍

[0004]半导体装置中，有时会将多个芯片积层，使端子从各芯片沿着积层方向延伸而构成。半导体装置中，期望除了多个芯片以外，还能适当地配置其它芯片。

技术实现思路

[0005]一实施方式提供一种能够适当地配置多个第1芯片及第2芯片的半导体装置。
[0006]实施方式的半导体装置提供一种具有支撑体、多个第1芯片、第1密封部、第2芯片、多个第1端子及第2端子的半导体装置。多个第1芯片积层在支撑体上。第1密封部将多个第1芯片密封。第1密封部在与支撑体为相反侧的表面具有凹部。凹部包含与多个第1芯片分离的底面。第2芯片配置在凹部中。多个第1端子对应于多个第1芯片。多个第1端子分别从第1芯片的与支撑体为相反侧的面沿着积层方向延伸并贯通第1密封部。第2端子配置在第2芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：支撑体；多个第1芯片，积层在所述支撑体上；第1密封部，将所述多个第1芯片密封，在与所述支撑体为相反侧的表面具有凹部，所述凹部包含与所述多个第1芯片分离的底面；第2芯片，配置在所述凹部，功能与所述第1芯片不同；多个第1端子，对应于所述多个第1芯片，分别从所述第1芯片的与所述支撑体为相反侧的面朝向积层方向延伸并贯通所述第1密封部；以及第2端子，配置在所述第2芯片的与所述支撑体为相反侧的面。2.根据权利要求1所述的半导体装置，其中所述第1芯片是存储器芯片，所述第2芯片是控制器芯片，所述第1密封部于俯视下在所述表面的中央附近具有所述凹部。3.根据权利要求1所述的半导体装置，其中所述凹部于俯视下在内侧包含所述第2芯片。4.根据权利要求3所述的半导体装置，其中所述第2芯片在俯视下具有大致矩形，所述凹部在俯视下具有大致矩形。5.根据权利要求3所述的半导体装置，其中所述第2芯片在俯视下具有大致矩形，所述凹部在俯视下具有大致I字状。6.根据权利要求3所述的半导体装置，其中所述第2芯片在俯视下具有大致矩形，所述凹部在俯视下具有大致十字状。7.根据权利要求1所述的半导体装置，其中所述凹部的底面与所述第2芯片的背面分离。8.根据权利要求1所述的半导体装置，其中所述凹部的底面与所述第2芯片的背面接触。9.根据权利要求1所述的半导体装置，还具备第2密封部，所述第2密封部至少填满所述凹部并将所述第2芯片密封。10.根据权利要求9所述的半导体装置，还具备衬底，所述衬底配置在所述积层方向上隔着所述第2密封部与所述第1密封部相反的一侧。11.根据权利要求10所述的半导体装置，其中所述第2密封部填埋所述凹部并且覆盖所述第1密封部，所述衬底覆盖所述第2密封部。12.根据权利要求10所述的半导体装置，还具备第3密...

【专利技术属性】
技术研发人员：井手崇之，加藤和弘，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：