半导体装置制造方法及图纸

根据实施方式，提供一种具有支撑体、多个第1芯片、第1密封部、第2芯片、多个第1端子及第2端子的半导体装置。多个第1芯片积层在支撑体上。第1密封部将多个第1芯片密封。第1密封部在与支撑体为相反侧的表面具有凹部。凹部包含与多个第1芯片分离的底面。第2芯片配置在凹部。多个第1端子对应于多个第1芯片。多个第1端子分别从第1芯片的与支撑体为相反侧的面沿着积层方向延伸并贯通第1密封部。第2端子配置在第2芯片的与支撑体为相反侧的面上。2芯片的与支撑体为相反侧的面上。2芯片的与支撑体为相反侧的面上。

【技术实现步骤摘要】
半导体装置
[0001][相关申请的引用][0002]本申请享有2021年9月14日提出申请的日本专利申请号2021
‑
149156的优先权的权益，所述日本专利申请的全部内容被引用到本申请中。


[0003]本实施方式涉及一种半导体装置。

技术介绍

[0004]半导体装置中，有时会将多个芯片积层，使端子从各芯片沿着积层方向延伸而构成。半导体装置中，期望除了多个芯片以外，还能适当地配置其它芯片。

技术实现思路

[0005]一实施方式提供一种能够适当地配置多个第1芯片及第2芯片的半导体装置。
[0006]实施方式的半导体装置提供一种具有支撑体、多个第1芯片、第1密封部、第2芯片、多个第1端子及第2端子的半导体装置。多个第1芯片积层在支撑体上。第1密封部将多个第1芯片密封。第1密封部在与支撑体为相反侧的表面具有凹部。凹部包含与多个第1芯片分离的底面。第2芯片配置在凹部中。多个第1端子对应于多个第1芯片。多个第1端子分别从第1芯片的与支撑体为相反侧的面沿着积层方向延伸并贯通第1密封部。第2端子配置在第2芯片的与支撑体为相反侧的面上。
[0007]根据所述构成，可提供一种能够适当地配置多个第1芯片及第2芯片的半导体装置。
附图说明
[0008]图1是表示第1实施方式的半导体装置的构成的剖视图。
[0009]图2A～图2D是表示第1实施方式的半导体装置的制造方法的剖视图。
[0010]图3是表示第1实施方式的半导体装置的制造方法的俯视图。r/>[0011]图4A～图4C是表示第1实施方式的半导体装置的制造方法的剖视图。
[0012]图5A～图5C是表示第1实施方式的半导体装置的制造方法的剖视图。
[0013]图6A～图6C是表示第1实施方式的第1变化例的半导体装置的制造方法的剖视图。
[0014]图7是表示第1实施方式的第2变化例的半导体装置的制造方法的俯视图。
[0015]图8是表示第1实施方式的第3变化例的半导体装置的制造方法的俯视图。
[0016]图9是表示第1实施方式的第4变化例的半导体装置的制造方法的俯视图。
[0017]图10是表示第2实施方式的半导体装置的构成的剖视图。
[0018]图11A及图11B是表示第2实施方式的半导体装置的制造方法的剖视图。
[0019]图12A～图12C是表示第2实施方式的半导体装置的制造方法的剖视图。
[0020]图13A～图13C是表示第2实施方式的半导体装置的制造方法的剖视图。
[0021]图14是表示第3实施方式的半导体装置的构成的剖视图。
具体实施方式
[0022]以下，参照附图，对实施方式的半导体装置详细地进行说明。此外，本专利技术并不受这些实施方式限定。
[0023](第1实施方式)
[0024]第1实施方式的半导体装置是将多个芯片积层，使端子(纵交线(vertical wire))从各芯片沿着积层方向延伸而构成。半导体装置1例如按图1所示的方式构成。
[0025]图1是表示半导体装置1的构成的剖视图。以下，将与支撑体2的主面垂直的方向设为Z方向，将在与Z方向垂直的面内相互正交的2个方向设为X方向及Y方向。
[0026]半导体装置1具有支撑体2、多个芯片3
‑
1～3
‑
8、密封部4、芯片5、多个端子6
‑
1～6
‑
8、多个端子7
‑
1～7
‑
4、密封部22、外部电极23、衬底10及密封部21。
[0027]支撑体2是在XY方向上延伸的板状部件。支撑体2在沿着XY平面观察时具有矩形。支撑体2具有适于支撑多个芯片3
‑
1～3
‑
8的刚性。支撑体2可由适于具有规定刚性的材料(例如，玻璃、玻璃布、硅)等形成。
[0028]多个芯片3
‑
1～3
‑
8配置在支撑体2的
‑
Z侧，分成相等的两部分呈阶梯状积层。多个芯片3
‑
1～3
‑
4在多个芯片3
‑
5～3
‑
8的
‑
Y侧呈阶梯状积层。多个芯片3
‑
5～3
‑
8在多个芯片3
‑
5～3
‑
8的+Y侧呈阶梯状积层。各芯片3
‑
1～3
‑
8的功能与芯片5不同，例如是能够存储数据的存储器芯片。
[0029]密封部4将多个芯片3
‑
1～3
‑
8密封。密封部4可由模具树脂等具有热塑性的第1绝缘物形成。密封部4具有正面4a及背面4b。背面4b与支撑体2相接。正面4a是与支撑体2为相反侧的主面。密封部4在正面4a具有凹部4a1。凹部4a1是密封部4中从正面4a向+Z侧凹陷的空间。凹部4a1只要能收容芯片5，则可采用任意形状。凹部4a1配置在能收容芯片5的位置，也可以配置在例如沿着XY平面观察时正面4a的中央附近(参照图3)。
[0030]凹部4a1的深度比芯片3
‑
4、3
‑
8相对于正面4a的Z方向深度小。背面4b的Z位置比芯片3
‑
4、3
‑
8的表面(
‑
Z侧的面)的Z位置更靠
‑
Z侧。
[0031]凹部4a1具有底面4a11及侧面4a12。底面4a11沿着XY方向延伸。底面4a11与多个芯片3
‑
1～3
‑
8在Z方向上分离。底面4a11与多个芯片3
‑
1～3
‑
4中最靠
‑
Z侧的芯片3
‑
4在Z方向上分离，与多个芯片3
‑
5～3
‑
8中最靠
‑
Z侧的芯片3
‑
8在Z方向上分离。底面4a11可以与芯片3
‑
4的正面3a大致平行，也可以与芯片3
‑
8的正面3a大致平行。凹部4a1可以是例如大致长方体形状的孔，也可以在沿着XY平面观察时具有大致矩形。凹部4a1的开放端的面积大于底面4a11的面积。凹部4a1的开放端的X方向宽度大于底面4a11的X方向宽度。凹部4a1的开放端的Y方向宽度大于底面4a11的Y方向宽度。
[0032]凹部4a1的开放端的面积大于芯片5的面积。凹部4a1的开放端的X方向宽度大于芯片5的X方向宽度。凹部4a1的开放端的Y方向宽度大于芯片5的Y方向宽度。
[0033]底面4a11的面积大于芯片5的面积。底面4a11的X方向宽度大于芯片5的X方向宽度。底面4a11的Y方向宽度大于芯片5的Y方向宽度。
[0034]多个端子6
‑
1～6<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：支撑体；多个第1芯片，积层在所述支撑体上；第1密封部，将所述多个第1芯片密封，在与所述支撑体为相反侧的表面具有凹部，所述凹部包含与所述多个第1芯片分离的底面；第2芯片，配置在所述凹部，功能与所述第1芯片不同；多个第1端子，对应于所述多个第1芯片，分别从所述第1芯片的与所述支撑体为相反侧的面朝向积层方向延伸并贯通所述第1密封部；以及第2端子，配置在所述第2芯片的与所述支撑体为相反侧的面。2.根据权利要求1所述的半导体装置，其中所述第1芯片是存储器芯片，所述第2芯片是控制器芯片，所述第1密封部于俯视下在所述表面的中央附近具有所述凹部。3.根据权利要求1所述的半导体装置，其中所述凹部于俯视下在内侧包含所述第2芯片。4.根据权利要求3所述的半导体装置，其中所述第2芯片在俯视下具有大致矩形，所述凹部在俯视下具有大致矩形。5.根据权利要求3所述的半导体装置，其中所述第2芯片在俯视下具有大致矩形，所述凹部在俯视下具有大致I字状。6.根据权利要求3所述的半导体装置，其中所述第2芯片在俯视下具有大致矩形，所述凹部在俯视下具有大致十字状。7.根据权利要求1所述的半导体装置，其中所述凹部的底面与所述第2芯片的背面分离。8.根据权利要求1所述的半导体装置，其中所述凹部的底面与所述第2芯片的背面接触。9.根据权利要求1所述的半导体装置，还具备第2密封部，所述第2密封部至少填满所述凹部并将所述第2芯片密封。10.根据权利要求9所述的半导体装置，还具备衬底，所述衬底配置在所述积层方向上隔着所述第2密封部与所述第1密封部相反的一侧。11.根据权利要求10所述的半导体装置，其中所述第2密封部填埋所述凹部并且覆盖所述第1密封部，所述衬底覆盖所述第2密封部。12.根据权利要求10所述的半导体装置，还具备第3密...

【专利技术属性】
技术研发人员：井手崇之，加藤和弘，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：