半导体器件和包括其的电子系统技术方案

一种半导体器件和包括其的电子系统，该半导体器件包括：第一晶体管，在基板上并包括第一栅电极；第二晶体管，在基板上并包括与第一栅电极相邻的第二栅电极；电极结构，包括垂直堆叠在第一晶体管和第二晶体管上的电极，并包括在第一方向上彼此相邻的第一焊盘和第二焊盘；在基板和电极结构之间的第一着落焊盘和第二着落焊盘，分别连接到第一晶体管和第二晶体管；第一穿透电极，穿透电极结构以连接第一着落焊盘和第一焊盘；第二穿透电极，穿透电极结构以连接第二着落焊盘和第二焊盘；以及下互连线，在第一着落焊盘和第二着落焊盘之间并在基本上垂直于第一方向的第二方向上延伸。本上垂直于第一方向的第二方向上延伸。本上垂直于第一方向的第二方向上延伸。

【技术实现步骤摘要】
半导体器件和包括其的电子系统


[0001]本专利技术构思总体上涉及半导体器件和包括(多个)半导体器件的电子系统。

技术介绍

[0002]需要半导体器件的更高集成来满足对提供增强的性能和降低的价格点的电子系统的由消费者驱动的需求。半导体器件集成密度是决定总体成本、性能和物理尺寸的重要考虑因素。在二维或平面半导体器件的情况下，集成主要由单位存储单元所占据的面积(或横向占位(footprint))决定。就此而言，半导体器件的集成密度极大程度上受精细图案形成技术水平影响。然而，需要极其昂贵的加工设备来进一步提高图案精细度。并且这样的花费已经成为对二维半导体器件可进一步集成的程度的实际限制。因此，包括三维排列的存储单元的三维半导体存储器件已成为大量研究和开发的对象。

技术实现思路

[0003]本专利技术构思的实施方式提供了表现出提高的可靠性和提高的集成密度的半导体器件。本专利技术构思的其它实施方式提供了包括这样的(多个)半导体器件的电子系统。
[0004]根据本专利技术构思的一实施方式，一种半导体器件可以包括：第一晶体管，在基板上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一晶体管，在基板上并包括第一栅电极；第二晶体管，在所述基板上并包括在第一方向上与所述第一栅电极相邻的第二栅电极；电极结构，包括垂直堆叠在所述第一晶体管和所述第二晶体管上的电极，其中所述电极结构包括在所述第一方向上彼此相邻的第一焊盘和第二焊盘；在所述基板和所述电极结构之间的第一着落焊盘和第二着落焊盘，所述第一着落焊盘连接到所述第一晶体管，所述第二着落焊盘连接到所述第二晶体管；第一穿透电极，穿透所述电极结构以连接所述第一着落焊盘和所述第一焊盘；第二穿透电极，穿透所述电极结构以连接所述第二着落焊盘和所述第二焊盘；以及下互连线，在所述第一着落焊盘和所述第二着落焊盘之间并在垂直于所述第一方向的第二方向上延伸。2.根据权利要求1所述的半导体器件，其中所述下互连线与所述第二栅电极垂直重叠。3.根据权利要求1所述的半导体器件，其中所述第二栅电极在所述第一方向上的长度大于所述第二栅电极在所述第二方向上的长度。4.根据权利要求1所述的半导体器件，其中所述第一焊盘的与所述第二焊盘相邻的侧表面设置在所述第一栅电极和所述第二栅电极之间。5.根据权利要求1所述的半导体器件，其中所述下互连线包括设置在与所述第一着落焊盘和所述第二着落焊盘相同水平处的第一下互连线。6.根据权利要求1所述的半导体器件，其中所述下互连线包括设置在与所述第一着落焊盘和所述第二着落焊盘相同水平处的第一下互连线、以及在所述第一下互连线和所述基板之间的第二下互连线，以及所述第一下互连线比所述第二下互连线厚。7.根据权利要求1所述的半导体器件，其中所述第二晶体管包括在所述第二方向上间隔开的源极区和漏极区。8.根据权利要求1所述的半导体器件，还包括：下插塞，将所述第二栅电极连接到所述下互连线中的至少一条。9.根据权利要求1所述的半导体器件，还包括：内绝缘图案，在所述第一穿透电极与所述电极结构的每个所述电极之间。10.根据权利要求1所述的半导体器件，其中所述第二着落焊盘在所述第二方向上的长度小于所述下互连线之一在所述第二方向上的长度。11.根据权利要求1所述的半导体器件，其中所述第二穿透电极与所述第二栅电极垂直重叠。12.一种半导体器件，包括：基板，包括在第一方向上排列的单元阵列区和连接区；器件隔离层，在所述连接区上并限定在所述第一方向上彼此相邻的第一有源区和第二有源区；第一晶体管，在所述第一有源区上并包括第一栅电极；第二晶体管，在所述第二有源区上并包括第二栅电极；
电极结构，包括垂直堆叠在所述单元阵列区和所述连接区上的电极，其中所述电极结构包括以阶梯结构设置在所述连接区上...

【专利技术属性】
技术研发人员：刘忠昊，全哄秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：