包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法技术

一种用于形成包括存储器单元串的存储器阵列的方法包括形成堆叠，所述堆叠包括竖直交替的第一层和第二层。所述堆叠包括横向间隔开的存储器块区。沟道材料串延伸穿过所述第一层和所述第二层。所述第一层的材料具有与所述第二层的材料不同的成分。导电材料形成于所述第一层中的一个第一层中。所述导电材料包括位于所述一个第一层中的所述存储器块区中的个别存储器块区中和纵向沿着所述个别存储器块区的相对侧的接缝。所述接缝被流体穿透，所述流体在纵向沿着所述一个第一层中的所述个别存储器块区的所述相对侧的所述接缝中形成中间材料且包括与所述导电材料的成分不同的成分。公开了包含独立于方法的结构的其它实施例。公开了包含独立于方法的结构的其它实施例。公开了包含独立于方法的结构的其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法


[0001]本文所公开的实施例涉及存储器阵列且涉及用于形成存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个体存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。
[0003]存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个体存储器单元可经配置以存储两个以上水平或状态的信息。
[0004]场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
[0006]NAND可以是集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元之下。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的竖直堆叠的存储器单元。
[0007]存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如如美国专利申请公开案第2015/0228651号、第2016/0267984号和第2017/0140833号中的任一个中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线
层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其界定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
附图说明
[0008]图1是根据本专利技术的实施例的处于处理中的衬底的一部分的图解横截面图，且穿过图2中的线1
‑
1截取。
[0009]图2是穿过图1中的线2
‑
2截取的图解横截面图。
[0010]图3和4是图1和2的部分的放大视图。
[0011]图5到23是根据本专利技术的一些实施例的处于处理中的图1到4的构造或其部分的图解依序截面、展开、放大和/或局部视图。
[0012]图24和25示出本专利技术的替代实例方法和/或结构实施例。
具体实施方式
[0013]本专利技术的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列为例如NAND或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如阵列下CMOS)。本专利技术的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。参考图1到23描述第一实例方法实施例，其可视为“后栅”或“替换栅”过程，且从图1到4开始。
[0014]图1和2示出构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘(即，其中以电学方式)材料中的任何一或多者的基底衬底11。各种材料已竖向形成于基底衬底11上方。材料可在图1到4所描绘材料的旁边、竖向内侧或竖向外侧。例如，可以在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制和/或其它外围电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文档中，“子阵列”也可视为阵列。
[0015]包括导体材料17(例如，WSi
x
顶上的导电掺杂的多晶硅)的导体层16在衬底11上方形成。导体层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如，外围阵列下电路系统和/或公共源极线或板)的部分。包括竖直交替的绝缘层20*和导电层22*的堆叠18在导体层16上方形成(*作为后缀用于包含所有此类可能具有也可能不具有其它后缀的用相同数值指定的组件)。层20*和22*中的每一个层的实例厚度为22纳米到60纳米。只示出了少量层20*和22*，但堆叠18更有可能包括几十个、一百个或更多个层20*和22*。可是或可不是外围和/或控制电路的部分的其它电路可处于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最下部的导电层22*下方和/或在最上部的导电层22*上方。举例来说，一或多个选择栅极层(未展示)可在导体层16与最下部导电层22*之间，且一或多个选择栅极层可在导电层22*的最上部上方。替代地或另外，所描绘的最上部和最下部导电层22*中的至少一
个可以是选择栅极层。无论如何，导电层22*(替代地称为第一层)可不包括传导材料，且绝缘层20*(替代地称为第二层)可不包括绝缘材料或在结合在此初始地描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。实例导电层22*包括可为完全或部分牺牲性的第一材料26(例如，氮化硅)。实例绝缘层20*包括第二材料24(例如，二氧化硅)，所述第二材料的成分与第一材料26的成分不同且所述第二材料可以是完全或部分牺牲性的。
[0016]在一些实施例中，最下部第一层22z比其上方的第一层22*更厚，且在一个此类实施例中是其上方的第一层22*的厚度的至少1.5倍。在一个实施例中，且如图所示，最下部第一层22z本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，所述堆叠包括横向间隔开的存储器块区，沟道材料串延伸穿过所述第一层和所述第二层，所述第一层的材料具有与所述第二层的材料不同的成分；在所述第一层中的一个第一层中形成导电材料，所述导电材料包括位于所述一个第一层中的所述存储器块区中的个别存储器块区中和纵向沿着所述个别存储器块区的相对侧的接缝；以及用流体穿透所述接缝，所述流体在纵向沿着所述一个第一层中的所述个别存储器块区的所述相对侧的所述接缝中形成中间材料且包括与所述导电材料的成分不同的成分。2.根据权利要求1所述的方法，其中所述中间材料是绝缘的。3.根据权利要求1所述的方法，其中所述中间材料是导电的。4.根据权利要求1所述的方法，其中所述中间材料是半导电的。5.根据权利要求1所述的方法，其中所述中间材料是绝缘、导电和半导电中的至少两种。6.根据权利要求1所述的方法，其中所述流体与所述导电材料反应以将所述中间材料形成为包括反应产物。7.根据权利要求6所述的方法，其中所述反应产物包括氧化物。8.根据权利要求7所述的方法，其中所述氧化物是绝缘的。9.根据权利要求8所述的方法，其中所述导电材料包括硅且所述氧化物包括二氧化硅。10.根据权利要求6所述的方法，其中所述反应产物包括金属材料。11.根据权利要求10所述的方法，其中所述金属材料包括元素形式金属。12.根据权利要求10所述的方法，其中所述金属材料包括金属化合物。13.根据权利要求12所述的方法，其中所述导电材料包括硅且所述金属化合物包括金属硅化物。14.根据权利要求1所述的方法，其中在至少一个竖直横截面中所述中间材料形成于所述个别存储器块区的横向外部部分中但不形成于所述个别存储器块区的横向内部部分中。15.根据权利要求1所述的方法，其中在至少一个竖直横截面中所述中间材料完全跨越所述个别存储器块区形成。16.根据权利要求1所述的方法，其中所述沟道材料串的所述沟道材料的最下部表面从未直接抵靠所述导体层的所述导体材料中的任一个。17.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层；形成包括竖直交替的第一层和第二层的堆叠，所述堆叠包括横向间隔开的存储器块区，沟道材料串延伸穿过所述第一层和所述第二层，所述第一层的材料具有与所述第二层的材料不同的成分；在所述第一层中的最下部第一层中形成导电材料，所述导电材料包括位于所述最下部第一层中的所述存储器块区中的个别存储器块区中和纵向沿着所述个别存储器块区的相对侧的接缝；以及用流体穿透所述接缝，所述流体在纵向沿着所述最下部第一层中的所述个别存储器块
区的所述相对侧的所述接缝中形成中间材料且包括与所述导电材料的成分不同的成分。18.根据权利要求17所述的方法，其中所述最下部第一层在所述穿透期间不直接抵靠所述导体层的所述导体材料。19.根据权利要求18所述的方法，其中所述第二层中的最下部第二...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：