三维存储器、三维存储器的制造方法以及存储器系统技术方案

本申请提供了一种三维存储器、三维存储器的制造方法以及存储器系统，该三维存储器包括：堆叠层，包括交替堆叠的第一介质层和导电层；以及沟道结构，穿过堆叠层，并包括由外向内依次设置的第二介质层和阻挡层，其中，第二介质层的介电常数大于或等于3.9。质层的介电常数大于或等于3.9。质层的介电常数大于或等于3.9。

【技术实现步骤摘要】
三维存储器、三维存储器的制造方法以及存储器系统


[0001]本申请涉及半导体
具体地，本申请涉及一种三维存储器、三维存储器的制造方法以及存储器系统。

技术介绍

[0002]平面结构的存储器件已近实际扩展的极限，为了进一步提高存储容量，降低每比特的存储成本，提出了三维存储器。三维存储器通常包括介质层和栅极层交替堆叠而形成的堆叠层。三维存储器还包括穿过堆叠层的沟道结构。
[0003]应当理解，该
技术介绍
部分旨在部分地为理解该技术提供有用的背景，然而，这些内容并不一定属于在本申请的申请日之前本领域技术人员已知或理解的内容。

技术实现思路

[0004]本申请提供一种三维存储器、三维存储器的制造方法以及存储器系统，根据本申请的一个方面的三维存储器包括：堆叠层，包括交替堆叠的第一介质层和导电层；以及沟道结构，穿过所述堆叠层，并包括由外向内依次设置的第二介质层和阻挡层，其中，所述第二介质层的介电常数大于或等于3.9。
[0005]在本申请的一个实施方式中，所述第二介质层的介电常数大于或等于10。
[0006]在本申请的一个实施方式中，所述阻挡层包括：第一阻挡部分，位于所述第二介质层的远离所述第一介质层的表面；以及第二阻挡部分，至少位于所述第二介质层的远离所述导电层的表面，其中，在平行于所述第一介质层的方向上，所述第一阻挡部分的厚度大于所述第二阻挡部分的厚度。
[0007]在本申请的一个实施方式中，所述阻挡层的远离所述第二介质层的表面平整。
[0008]在本申请的一个实施方式中，所述第一阻挡部分的远离所述第二介质层的表面与所述第二阻挡部分的远离所述第二介质层的表面表面齐平。
[0009]在本申请的一个实施方式中，在平行于所述第一介质层的方向上，所述第一阻挡部分的厚度大于所述第二介质层的厚度。
[0010]在本申请的一个实施方式中，所述沟道结构还包括由外向内依次设置的存储层、隧穿层和沟道层，其中，所述存储层位于所述阻挡层的远离所述第二介质层的表面。
[0011]根据本申请的另一个方面的存储器系统，包括：以上任一项所述的三维存储器；以及存储器控制器，耦合到所述三维存储器，并被配置为控制所述三维存储器。
[0012]在本申请的一个实施方式中，所述存储器系统包括固态驱动器或存储卡。
[0013]根据本申请的再一个方面的三维存储器的制造方法，包括：在堆叠层中形成沟道孔，所述堆叠层包括交替堆叠的第一介质层和材料层；以及在所述沟道孔的内壁依次形成第二介质层和阻挡层，其中，所述第二介质层的介电常数大于或等于3.9。
[0014]在本申请的一个实施方式中，在所述堆叠层中形成沟道孔包括：形成穿过所述堆叠层的第一沟道孔；以及去除所述第一介质层的沿所述第一沟道孔的一部分，以形成所述
沟道孔。
[0015]在本申请的一个实施方式中，形成所述阻挡层包括：在所述第二介质层的表面形成第一阻挡层；以及去除所述第一阻挡层的远离所述材料层的一部分，以形成所述阻挡层，其中，所述阻挡层的远离所述第二介质层的表面平整。
[0016]在本申请的一个实施方式中，形成所述阻挡层包括：在所述第二介质层的表面形成第一阻挡层；去除所述第一阻挡层的的远离所述材料层的一部分，并暴露所述第二介质层的远离所述材料层的表面；以及在所述第一阻挡层的其余部分和暴露的所述第二介质层的表面形成第二阻挡层，其中，所述第二阻挡层的远离所述第二介质层的表面平整，所述第一阻挡层的其余部分和所述第二阻挡层共同组成所述阻挡层。
[0017]在本申请的一个实施方式中，所述材料层包括第一牺牲层，所述方法还包括：在形成所述阻挡层之后，去除所述第一牺牲层；以及在去除所述第一牺牲层所形成的空间形成导电层。
[0018]在本申请的一个实施方式中，所述材料层包括导电层，其中，形成所述堆叠层包括：在堆叠结构中形成第二沟道孔，所述堆叠结构包括交替堆叠的所述第一介质层和第一牺牲层；去除所述第一牺牲层；以及在去除所述第一牺牲层所形成的空间形成所述导电层。
[0019]在本申请的一个实施方式中，形成所述堆叠层还包括：在去除所述第一牺牲层之前，在所述第二沟道孔中填充第二牺牲层；以及在形成所述导电层之后，去除所述第二牺牲层。
[0020]在本申请的一个实施方式中，在所述堆叠层中形成沟道孔包括：经由所述第二沟道孔去除所述第一介质层的一部分，以形成所述沟道孔。
[0021]在本申请的一个实施方式中，所述方法还包括：在所述阻挡层的表面依次形成存储层、隧穿层和沟道层；以及在所述沟道层限定的空间形成电介质芯。
附图说明
[0022]通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本申请的其它特征、目的和优点将会变得更加明显。在附图中，
[0023]图1为根据本申请的一些实施方式的包括外围电路和存储阵列的三维存储器的示意图；
[0024]图2为根据本申请的一些实施方式的存储块的示意性等效电路图；
[0025]图3为根据本申请的一些实施方式的包括三维存储器的示例性存储器系统的框图；
[0026]图4为根据本申请的一些实施方式的包括三维存储器的示例性存储卡的示意图；
[0027]图5为根据本申请的一些实施方式的包括三维存储器的示例性固态驱动(SSD)的示意图；
[0028]图6为根据本申请的一些实施方式的三维存储器的结构示意图；
[0029]图7为图6中虚线框位置处的局部放大示意图；
[0030]图8为根据本申请的一些实施方式的三维存储器的制造方法的流程图；以及
[0031]图9至图27为根据本申请的一些实施方式的三维存储器的制造方法在某些步骤之后形成的半导体结构的示意图。
具体实施方式
[0032]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。
[0033]注意，说明书中对“一个实施方式”、“示例实施方式”、“一些实施方式”、“可选地”以及“作为一个选择”等的引用指示所描述的实施方式可以包括特定特征、结构或特性，但是每个实施方式可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施方式。此外，当结合实施方式描述特定特征、结构或特性时，无论是否明确描述，结合其他实施方式实现这种特征、结构或特性都将在相关领域技术人员的知识范围内。
[0034]通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三维存储器，其特征在于，包括：堆叠层，包括交替堆叠的第一介质层和导电层；以及沟道结构，穿过所述堆叠层，并包括由外向内依次设置的第二介质层和阻挡层，其中，所述第二介质层的介电常数大于或等于3.9。2.根据权利要求1所述的三维存储器，其中，所述阻挡层包括：第一阻挡部分，位于所述第二介质层的远离所述第一介质层的表面；以及第二阻挡部分，位于所述第二介质层的远离所述导电层的表面，其中，在平行于所述第一介质层的方向上，所述第一阻挡部分的厚度大于所述第二阻挡部分的厚度。3.根据权利要求1所述的三维存储器，其中，所述阻挡层的远离所述第二介质层的表面平整。4.根据权利要求2所述的三维存储器，其中，所述第一阻挡部分的远离所述第二介质层的表面与所述第二阻挡部分的远离所述第二介质层的表面表面齐平。5.根据权利要求1所述的三维存储器，其中，所述第二介质层包括：第一介质部分，在所述堆叠层的厚度方向上延伸；以及第二介质部分，在平行于所述第一介质层的方向上延伸，其中，所述第一介质部分与所述第二介质部分接触。6.根据去权利要求5所述的三维存储器，其中，在平行于所述第一介质层的方向上，所述第一阻挡部分的厚度大于所述第一介质部分的厚度。7.根据去权利要求1所述的三维存储器，其中，所述沟道结构还包括由外向内依次设置的存储层、隧穿层和沟道层，其中，所述存储层位于所述阻挡层的远离所述第二介质层的表面。8.根据去权利要求1所述的三维存储器，其中，所述第二介质层的介电常数大于或等于10。9.一种存储器系统，包括：如权利要求1至8中任一项所述的三维存储器；以及存储器控制器，耦合到所述三维存储器，并被配置为控制所述三维存储器。10.根据权利要求9所述的存储器系统，包括：固态驱动器或存储卡。11.三维存储器的制造方法，其特征在于，包括：在所述堆叠层中形成沟道孔，所述堆叠层包括交替堆叠的第一介质层和材料层；以及在所述沟道孔的内壁依次形成第二介质层和阻挡层，其中，所述第二介质层的介电...

【专利技术属性】
技术研发人员：贾建权，陈伟明，褚伟伟，王均保，李楷威，熊文豪，靳磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：