驱动电路及开关电源制造技术

本发明专利技术提供了一种驱动电路及开关电源，涉及电源电路的技术领域，本发明专利技术实施例提供的驱动电路及开关电源，在驱动电路中包括叠加设置的第一支路、第二支路和第三支路，以形成三段式驱动电路，通过该三段式驱动电路可以获取开关电源中的逻辑控制电路在上桥功率管关断期间，上桥功率管进入密勒平台的第一信号和上桥功率管退出密勒平台的第二信号，实现密勒平台电压的精确检测，然后将三段式驱动电路输出的信号在上桥功率管的栅极叠加，生成上桥功率管的驱动信号，以对上桥功率管进行驱动，可以有效缓解开关电源的开关损耗、EMI以及功率管的击穿问题，以提高开关电源的效率。以提高开关电源的效率。以提高开关电源的效率。

【技术实现步骤摘要】
驱动电路及开关电源


[0001]本专利技术涉及电源电路的
，尤其是涉及一种驱动电路及开关电源。

技术介绍

[0002]通常，开关电源由于自身高效率、低功耗的优势被广泛应用于各种电子设备中。
[0003]在实际使用时，开关电源的损耗主要包括控制级损耗和功率级损耗。由于静态电流较小，控制级损耗通常可以忽略。功率级损耗常见的有功率管导通电阻损耗、开关损耗、死区损耗以及寄生电阻损耗。驱动电路的设计主要影响开关损耗和死区损耗，提高开关的切换速度将有助于提高驱动电路引入的损耗。但是较大的电流变化率di/dt将会引起EMC(Electro Magnetic Compatibility，电磁兼容性)和EMI(Electromagnetic Interference，电磁干扰)的问题；同时bonding线寄生电感产生的较大压降还会导致功率管的漏极电压vds较大，严重时将导致功率管击穿问题。
[0004]而针对上述驱动电路出现的问题，目前尚没有有效的解决方式。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提供一种驱动电路及开关电源，以缓解上述技术问题。
[0006]第一方面，本专利技术实施例提供了一种驱动电路，所述驱动电路设置于开关电源，所述开关电源包括控制级和功率级，所述控制级包括逻辑控制电路和所述驱动电路，所述功率级包括依次连接的功率开关电路和输出电路，所述功率开关电路设置有上桥功率管和下桥功率管，所述驱动电路用于对所述上桥功率管进行驱动；所述驱动电路包括：叠加设置的第一支路、第二支路和第三支路，以及，与所述第一支路、所述第二支路和所述第三支路的输出端连接的输出接口，所述输出接口连接至所述上桥功率管的栅极；其中，所述第一支路用于获取所述逻辑控制电路输出的占空比信号和所述下桥功率管的关断信号；根据所述占空比信号和所述关断信号生成第一控制信号；所述第二支路用于获取所述逻辑控制电路在所述上桥功率管关断期间，所述上桥功率管进入密勒平台的第一信号和所述上桥功率管退出密勒平台的第二信号；根据所述第一信号、所述第二信号和所述第一支路的第一控制信号生成第二控制信号；所述第三支路用于获取所述第二信号和所述第一控制信号，根据所述第二信号和所述第一控制信号生成第三控制信号；所述第一控制信号、所述第二控制信号和所述第三控制信号通过所述输出接口连接至所述上桥功率管的栅极，并在所述上桥功率管的栅极叠加，生成所述上桥功率管的驱动信号，以对所述上桥功率管进行驱动。
[0007]结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，上述第一支路包括依次连接的第一逻辑门电路和第一反相器链；所述第一逻辑门电路的输入端用于获取所述占空比信号和所述下桥功率管的关断信号，根据所述占空比信号和所述下桥功率管的关断信号输出第一控制信号；所述第一控制信号通过所述第一反相器链增强为第一驱动信号。
[0008]结合第一方面的第一种可能的实施方式，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，上述第二支路包括依次连接的第二逻辑门电路和第二反相器链；所述第二逻辑门电路包括第一输入端、第二输入端和第三输入端；所述第一输入端与所述第二输入端用于获取所述第一信号和所述第二信号，所述第三输入端与所述第一逻辑门电路的输出端连接，用于获取所述第一控制信号；所述第二逻辑门电路用于根据所述第一信号、所述第二信号和所述第一控制信号生成第二控制信号；所述第二控制信号通过所述第二反相器链增强为第二驱动信号。
[0009]结合第一方面的第二种可能的实施方式，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，上述第三支路包括依次连接的第三逻辑门电路和第三反相器链；所述第三逻辑门电路的其中一个输入端与所述第一逻辑门电路的输出端连接，用于获取所述第一控制信号；所述第三逻辑门电路的另一个输入端用于获取所述第二信号；所述第三逻辑门电路用于根据所述第一控制信号和所述第二信号生成第三控制信号；所述第三控制信号通过所述第三反相器链增强为第三驱动信号；所述第一
‑
第三驱动信号通过输出接口生成所述上桥功率管的驱动信号，以对所述上桥功率管进行驱动。
[0010]结合第一方面的第三种可能的实施方式，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，上述第一反相器链、所述第二反相器链和所述第二反相器链包括依次连接的反相器链和MOS管；所述反相器链的输出端连接至所述MOS管的栅极；所述MOS管的源极连接至预设高电平，所述MOS管的漏极用于输出对应的驱动信号。
[0011]结合第一方面的第一种可能的实施方式，本专利技术实施例提供了第一方面的第五种可能的实施方式，其中，上述驱动电路还包括密勒平台检测电路；所述密勒平台检测电路包括依次连接的第一MOS管和第二MOS管，其中，所述第一MOS管为P型MOS管，所述第二MOS管为N型MOS管，所述第一MOS管的漏极与所述第二MOS管的漏极连接；且，所述第一MOS管的栅极与所述驱动电路的所述输出接口连接，用于获取所述驱动信号；所述第二MOS管的栅极与所述第一逻辑门电路的输出端连接，用于获取所述第一控制信号；所述密勒平台检测电路的输出端连接至所述第一MOS管与所述第二MOS管的连接通路上，用于根据所述驱动信号和所述第一控制信号输出所述第二信号；其中，所述第二MOS管的栅极设置有增强电路，所述密勒平台检测电路的输出端设置有迟滞电路；所述增强电路和所述迟滞电路用于提高所述密勒平台检测电路的驱动能力。
[0012]结合第一方面的第一种可能的实施方式，本专利技术实施例提供了第一方面的第六种可能的实施方式，其中，上述第一逻辑门电路包括与非门；所述占空比信号和所述下桥功率管的关断信号通过所述与非门的输入引脚输入至所述第一逻辑门电路，所述与非门的输出端输出所述第一控制信号。
[0013]结合第一方面的第二种可能的实施方式，本专利技术实施例提供了第一方面的第七种可能的实施方式，其中，上述第二逻辑门电路包括依次连接的非门、或门和与非门；所述第一输入端为所述非门的输入端，所述非门的输出端连接至所述或门的其中一个输入端；所述或门的另一个输入端为所述第二输入端；所述或门的输出端连接至所述与非门的其中一个输入端，所述与非门的另一个输入端作为所述第三输入端。
[0014]结合第一方面的第三种可能的实施方式，本专利技术实施例提供了第一方面的第八种可能的实施方式，其中，上述第三逻辑门电路包括与非门，所述与非门的其中一个输入端连
接至所述第一逻辑门电路的输出端；所述与非门的另一个输入端用于获取所述第二信号。
[0015]第二方面，本专利技术实施例还提供一种开关电源，所述开关电源包括控制级和功率级；所述控制级包括依次连接的逻辑控制电路和第一方面所述的驱动电路；所述功率级包括依次连接的电源本体、功率开关电路和输出电路，所述功率开关电路设置有上桥功率管和下桥功率管，所述驱动电路用于对所述上桥功率管进行驱动。
[0016]本专利技术实施例带来了以下有益效果：
[0017]本专利技术实施例提供的驱动电路及开关电源，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，所述驱动电路设置于开关电源，所述开关电源包括控制级和功率级，所述控制级包括逻辑控制电路和所述驱动电路，所述功率级包括依次连接的功率开关电路和输出电路，所述功率开关电路设置有上桥功率管和下桥功率管，所述驱动电路用于对所述上桥功率管进行驱动；所述驱动电路包括：叠加设置的第一支路、第二支路和第三支路，以及，与所述第一支路、所述第二支路和所述第三支路的输出端连接的输出接口，所述输出接口连接至所述上桥功率管的栅极；其中，所述第一支路用于获取所述逻辑控制电路输出的占空比信号和所述下桥功率管的关断信号；根据所述占空比信号和所述关断信号生成第一控制信号；所述第二支路用于获取所述逻辑控制电路在所述上桥功率管关断期间，所述上桥功率管进入密勒平台的第一信号和所述上桥功率管退出密勒平台的第二信号；根据所述第一信号、所述第二信号和所述第一支路的第一控制信号生成第二控制信号；所述第三支路用于获取所述第二信号和所述第一控制信号，根据所述第二信号和所述第一控制信号生成第三控制信号；所述第一控制信号、所述第二控制信号和所述第三控制信号通过所述输出接口连接至所述上桥功率管的栅极，并在所述上桥功率管的栅极叠加，生成所述上桥功率管的驱动信号，以对所述上桥功率管进行驱动。2.根据权利要求1所述的驱动电路，其特征在于，所述第一支路包括依次连接的第一逻辑门电路和第一反相器链；所述第一逻辑门电路的输入端用于获取所述占空比信号和所述下桥功率管的关断信号，根据所述占空比信号和所述下桥功率管的关断信号输出第一控制信号；所述第一控制信号通过所述第一反相器链增强为第一驱动信号。3.根据权利要求2所述的驱动电路，其特征在于，所述第二支路包括依次连接的第二逻辑门电路和第二反相器链；所述第二逻辑门电路包括第一输入端、第二输入端和第三输入端；所述第一输入端与所述第二输入端用于获取所述第一信号和所述第二信号，所述第三输入端与所述第一逻辑门电路的输出端连接，用于获取所述第一控制信号；所述第二逻辑门电路用于根据所述第一信号、所述第二信号和所述第一控制信号生成第二控制信号；所述第二控制信号通过所述第二反相器链增强为第二驱动信号。4.根据权利要求3所述的驱动电路，其特征在于，所述第三支路包括依次连接的第三逻辑门电路和第三反相器链；所述第三逻辑门电路的其中一个输入端与所述第一逻辑门电路的输出端连接，用于获取所述第一控制信号；所述第三逻辑门电路的另一个输入端用于获取所述第二信号；所述第三逻辑门电路用于根据所述第一控制信号和所述第二信号生成第三控制信号；所述第三控制...

【专利技术属性】
技术研发人员：张雪丽，王永进，柯可人，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：