半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法，包括：衬底，衬底包括有源区；有源区用于形成存储单元和LDMOS；有源区位于隔离结构的两侧分别形成有第一导电类型阱区和第一导电类型漂移区；第一导电类型阱区的上表面形成有相邻的隧穿氧化层和场氧化层；栅极结构包括相连接的栅极横向部和栅极纵向部。半导体器件将存储单元和LDMOS器件集成在同一衬底上，形成可存储的高压功率器件。存储单元的浮栅和LDMOS的槽栅连接为一体且为单层栅极结构，含有隧穿氧化层结构，通过带带隧穿的方式编程，通过存储单元的浮栅与LDMOS的槽栅相连从而控制LDMOS的开/关状态。开/关状态。开/关状态。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术属于集成电路制造
，具体涉及一种半导体器件及其制作方法。

技术介绍

[0002]随着物联网、通信、汽车电子以及工业控制等行业的发展，对SOC(System on Chip)芯片的需求越来越高，在单芯片上集成含有数字、射频、模拟和存储功能的电路越来越引起人们的兴趣。如在CMOS基线中嵌入双层多晶硅(浮栅多晶硅和控制栅多晶硅)制作的存储器(Flash/EEPROM)形成嵌入式存储器工艺。同时集成横向扩散金属氧化物场效应晶体管(LDMOS)、互补型金属氧化物场效应晶体管(CMOS)、双极型晶体管(BJT)、以及电阻、电容等无源器件，即BCD(Bipolar、CMOS、DMOS)工艺技术。又或是在CMOS工艺基础上集成具有射频特性的器件形成RF CMOS工艺等等。这些与CMOS工艺技术相结合的特色工艺产品类型丰富、用途广泛、极大的促进了社会和科技的进步。
[0003]这些特色工艺的难点在于将具有不同功能的器件集成在同一工艺流程中，特别是对于浮栅存储器件(Flash/EEPROM)与逻辑CMOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底包括有源区，所述有源区用于形成存储单元和LDMOS；所述有源区中形成有隔离结构，所述有源区位于所述隔离结构的两侧分别形成有第一导电类型阱区和第一导电类型漂移区；所述第一导电类型阱区的上表面形成有相邻的隧穿氧化层和场氧化层；所述第一导电类型漂移区中形成有所述LDMOS的源区和漏区；栅极结构，所述栅极结构包括相连接的栅极横向部和栅极纵向部，所述栅极横向部覆盖所述隧穿氧化层和所述场氧化层，所述栅极纵向部位于所述隔离结构的沟槽中。2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：第二导电类型体区，所述第二导电类型体区从所述第一导电类型漂移区中延伸至所述有源区的上表面且与所述隔离结构相邻。3.如权利要求2所述的半导体器件，其特征在于，所述第二导电类型体区内靠近所述有源区的上表面的区域形成有相邻的第二导电类型重掺杂区和所述源区，所述源区与所述隔离结构相邻，所述源区为第一导电类型重掺杂区，所述源区和所述第二导电类型重掺杂区上表面形成有所述LDMOS的源极电极。4.如权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：第一控制区，所述第一控制区位于所述隧穿氧化层远离所述隔离结构一侧的所述第一导电类型阱区中，所述第一控制区为第二导电类型的离子掺杂；第二控制区，所述第二控制区位于所述第一导电类型阱区内靠近所述有源区的上表面的区域，所述第二控制区为所述第一导电类型掺杂；所述第二控制区的上表面形成有第二控制电极，所述第一控制区的上表面形成有第一控制电极。5.如权利要求4所述的半导体器件，其特征在于，所述半导体器件的编程包括：在所述第一控制电极施加偏置电压范围：
‑
7V～
‑
6V，在所述第二控制电极施加0V，电子在所述隧穿氧化层处的纵向电场作用下注入到所述栅极结构上，所述LDMOS的所述第二导电类型体区的沟道处断开，表现为状态“1”。6.如权利要求2所述的半导体器件，其特征在于，所述半导体器件的擦除包括：所述栅极结构上的电子被紫外光照射擦除后，在所述LDMOS的所述第二导电类型体区的沟道处形成反型层，所述漏区偏置时，在所述漏区和所述源区之间形成电流通道，表现为状态“0”。7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第一...

【专利技术属性】
技术研发人员：宋思德，刘杰，宋宏光，周俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：