用于存储器装置中的命令时序的延迟元件制造方法及图纸

本公开涉及用于存储器装置中的命令时序的延迟元件。在存储器装置中执行命令的时序可受延迟元件的影响。延迟元件单元的所述延迟元件可引起命令路径的可变延迟。可基于存储在存储器装置的熔丝阵列中的设置来激活所述延迟元件。所述延迟元件可用于改变所述存储器装置的电流汲取的时序。的电流汲取的时序。的电流汲取的时序。

【技术实现步骤摘要】
用于存储器装置中的命令时序的延迟元件


[0001]本公开大体上涉及存储器装置，且更确切地说，涉及与使用延迟元件来修改存储器装置中的命令时序相关的设备和方法。

技术介绍

[0002]通常提供存储器装置作为计算机或其它电子装置中的内部件、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，诸如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等。
[0003]存储器还用作易失性和非易失性数据存储装置以用于广泛范围的电子应用。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、诸如MP3播放器、影片播本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，其包括：经由共享命令总线在多个存储器装置中的每一存储器装置处接收命令，其中所述存储器装置中的每一个包括：至少一个延迟元件，其配置成相对于多个命令路径中的其它者更改经解码命令的时序，至少一个存储器阵列，和至少一个解码器；利用与所述存储器装置中的每一个相关联的至少一个解码器在所述存储器装置中的每一个处对所述命令进行解码以产生用于所述存储器装置中的每一个的经解码命令；在所述存储器装置中的每一个的延迟元件处接收所述经解码命令；及通过利用所述存储器装置中的每一个的相应延迟元件配置的所述存储器装置中的每一个的相应命令路径，在所述存储器装置中的每一个的所述存储器阵列处接收所述经解码命令。2.根据权利要求1所述的方法，其进一步包括通过所述命令路径在多个存储器阵列处接收所述经解码命令，其中所述存储器装置中的每一个包括与所述命令路径不同的命令路径。3.根据权利要求2所述的方法，其中所述命令路径中的每一个的时序基于所述延迟元件的编程而不同。4.根据权利要求3所述的方法，其中所述命令路径的所述时序基于耦合到所述延迟元件的选择器块的激活而不同。5.根据权利要求4所述的方法，其进一步包括基于经由所述延迟元件引入的延迟而延迟将经解码命令递送到所述存储器装置。6.根据权利要求4所述的方法，其进一步包括基于所述延迟元件的所述编程而在所述存储器装置处分配所述经解码命令的执行的时序。7.根据权利要求6所述的方法，其进一步包括基于所述延迟元件的所述编程而在所述存储器装置中的每一个处分配所述经解码命令的所述执行的电流汲取。8.一种设备，其包括：存储器单元阵列；延迟元件；解码器，其耦合到所述存储器单元阵列和所述延迟元件，其中所述解码器配置成对命令进行解码以产生包括所述阵列的激活命令和预充电命令中的至少一个的经解码命令；其中所述延迟元件配置成：接收所述经解码命令；及与共享命令总线的不同设备实施所述经解码命令的不同时序相比，更改在所述阵列处实施所述经解码命令的时序。9.根据权利要求8所述的设备，其中所述延迟元件中的每一个处于提供所述经解码命令的所述实施的默认时序的默认...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：