非易失性存储器设备、非易失性存储器和存储器控制器的操作方法技术

公开了一种非易失性存储器，其包括可连接到多条数据线的多个输入/输出焊盘、使能输入焊盘、使能输出焊盘和芯片地址初始化电路。芯片地址初始化电路通过多个输入/输出焊盘接收当前芯片地址，响应于通过使能输入焊盘接收的当前使能信号存储当前芯片地址，通过使能输出焊盘输出下一使能信号，并通过多个输入/输出焊盘输出下一芯片地址。焊盘输出下一芯片地址。焊盘输出下一芯片地址。

【技术实现步骤摘要】
非易失性存储器设备、非易失性存储器和存储器控制器的操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2020年8月31日在韩国知识产权局提交的第10
‑
2020
‑
0109952号韩国专利申请的优先权，该申请的全部内容通过引用结合于本文。


[0003]这里描述的本公开的实施例涉及半导体存储器，并且更具体地，涉及非易失性存储器设备、非易失性存储器和存储器控制器的操作方法。

技术介绍

[0004]半导体存储器设备可以被分类为易失性存储器设备，其中存储的数据可以在电源关闭后消失，诸如在静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)中；或者可以被分类为非易失性存储器设备，其中存储的数据甚至在断电后仍被显著保留，诸如在闪存设备、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)或铁电RAM(FRAM)中。
[0005]非易失性存储器设备可以在多芯片封装中实施。多个非易失性存储器芯片可以封装在一个器件中。芯片地址可以用于彼此独立地识别多个非易失性存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器，包括:多个输入/输出焊盘；使能输入焊盘；使能输出焊盘；和芯片地址初始化电路，其中所述芯片地址初始化电路被配置为:通过所述多个输入/输出焊盘接收当前芯片地址；响应于通过所述使能输入焊盘接收的当前使能信号，存储所述当前芯片地址；通过所述使能输出焊盘输出下一使能信号；和通过所述多个输入/输出焊盘输出下一芯片地址。2.根据权利要求1所述的非易失性存储器，其中所述芯片地址初始化电路通过连接到所述多个输入/输出焊盘的多条数据线从外部存储器控制器接收芯片地址初始化命令。3.根据权利要求2所述的非易失性存储器，其中所述芯片地址初始化电路响应于写使能信号来识别所述芯片地址初始化命令。4.根据权利要求3所述的非易失性存储器，其中，当从所述外部存储器控制器接收的命令锁存使能信号处于高电平并且从所述外部存储器控制器接收的地址锁存使能信号处于高电平时，所述芯片地址初始化电路响应于所述写使能信号来识别所述芯片地址初始化命令。5.根据权利要求2所述的非易失性存储器，其中，当所述使能输入焊盘与电源电压连接时，所述芯片地址初始化电路响应于写使能信号来存储所述当前芯片地址。6.根据权利要求1所述的非易失性存储器，其中所述下一使能信号与所述下一芯片地址中心对齐。7.根据权利要求1所述的非易失性存储器，其中，在从接收到所述当前芯片地址的时间起经过给定时间之后，所述芯片地址初始化电路通过所述多个输入/输出焊盘将所述下一芯片地址输出到多条数据线。8.根据权利要求1所述的非易失性存储器，其中所述使能输出焊盘与所述下一芯片地址将被存储到其中的外部非易失性存储器的使能输入焊盘连接。9.根据权利要求1所述的非易失性存储器，其中所述使能输入焊盘与生成所述当前芯片地址的外部非易失性存储器的使能输出焊盘连接。10.根据权利要求1所述的非易失性存储器，其中所述芯片地址初始化电路包括:定时控制电路，被配置为输出时钟信号、数据输出使能信号和所述下一使能信号；芯片地址寄存器，被配置为接收时钟信号；和下一芯片地址生成器，被配置为接收所述数据输出使能信号，其中所述定时控制电路通过连接到所述多个输入/输出焊盘的多条数据线接收芯片地址初始化命令，并且响应于所述芯片地址初始化命令，生成基于所述当前使能信号或写使能信号的所述时钟信号和所述数据输出使能信号，其中所述芯片地址寄存器响应于所述时钟信号存储所述当前芯片地址，并将所述当前芯片地址输出到所述下一芯片地址生成器，以及其中，所述下一芯片地址生成器通过使用来自所述芯片地址寄存器的当前芯片地址来
生成所述下一芯片地址，并且响应于所述数据输出使能信号，通过所述多个输入/输出焊盘输出所述下一芯片地址。11.一种非易失性存储器设备，包括:多个非易失性存储器，与多条数据线连接，其中所述多个非易失性存储器中的第一非易失性存储器包括:第一多个输入/输出焊盘，与所述多条数据线连接；第一使能输入焊盘；第一使能输出焊盘；和第一芯片地址初始化电路，其中所...

【专利技术属性】
技术研发人员：郑凤吉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：