半导体封装载板及其制造方法技术

本发明专利技术公开一种半导体封装载板及其制法包括至少一导电柱层以及至少一图案化线路层。导电柱层包括多个导电柱，以及包覆导电柱的一第一绝缘材。导电柱具有一第一端面及一第二端面，而第一绝缘材具有一第一表面及一第二表面。导电柱的第一端面露出于第一绝缘材的第一表面并且齐平，而导电柱的第二端面露出于第一绝缘材的第二表面。图案化线路层包括一图案化线路布局与包覆图案化线路布局的一第二绝缘材。图案化线路布局立设于导电柱的第一端面与第一绝缘材的第一表面上。图案化线路布局与导电柱搭接处的线宽等于或小于导电柱的柱宽。电柱搭接处的线宽等于或小于导电柱的柱宽。电柱搭接处的线宽等于或小于导电柱的柱宽。

【技术实现步骤摘要】
半导体封装载板及其制造方法


[0001]本专利技术关于一种半导体封装载板及其制造方法，特别关于一种可增加线路密度的半导体封装载板及其制造方法。

技术介绍

[0002]请同时参照图1A、图1B及图1C所示，其中图1B为图1A中沿AA
’
线的剖面图，图1C为图1A中沿BB
’
线的剖面图。现有的一种半导体封装载板10包括一基板11、一导电通孔12、一连接垫13以及一导电线路14。导电通孔12以及连接垫13于基板11上以钻孔设备钻出通孔后，再搭配干膜光阻以及电镀技术而形成。导电线路14则以连接垫13为对位基准，搭配干膜光阻以及电镀技术而形成。
[0003]上述现有的半导体封装载板10可能包括下述缺陷，例如在形成导电通孔12以及连接垫13的过程，正常状况将如图中的导电通孔12a以及连接垫13a，惟若干膜光阻对位偏移时，可能导致如导电通孔12b以及连接垫13b情形，造成通孔的边缘瑕疵15。另外，为了避免导电线路14与连接垫13错位而无法导通，因此连接垫13的尺寸以及导电线路14的线宽必须大于导电通孔12的孔径，以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装载板，其特征在于，包括：至少一导电柱层，包括多个呈柱体状的导电柱，以及包覆该导电柱的一第一绝缘材，其中该导电柱具有一第一端面及一第二端面以作为电性连接垫，而该第一绝缘材具有一第一表面及一第二表面，且该导电柱的该第一端面露出于该第一绝缘材的该第一表面并且齐平，而该导电柱的该第二端面露出于该第一绝缘材的该第二表面；以及至少一图案化线路层，包括一图案化线路布局与包覆该图案化线路布局的一第二绝缘材，其中该图案化线路布局立设于该导电柱的该第一端面与该第一绝缘材的该第一表面上，且该图案化线路布局与该导电柱搭接处的线宽等于或小于该导电柱的柱宽，而该图案化线路布局的部分表面露出于该第二绝缘材的一表面。2.如权利要求1所述的半导体封装载板，其特征在于，该导电柱层的各导电柱间的最小距离介于25微米至50微米。3.如权利要求1所述的半导体封装载板，其特征在于，该图案化线路层的该图案化线路布局，包括多个可供电子元件接置的导电凸块，其中该电子元件包括主动元件或被动元件。4.如权利要求1所述的半导体封装载板，其特征在于，该导电柱层的该导电柱的该第二端面，可接置一导电元件以结合至一电路板，且该导电元件包括一焊锡球。5.如权利要求1所述的半导体封装载板，其特征在于，该第一绝缘材包括感光型介电材、非感光型介电材、有机介电材、ABF、有玻纤或无玻纤的预浸材、铸模化合物、环氧模压树脂或底层涂料。6.如权利要求1所述的半导体封装载板，其特征在于，该第二绝缘材包括感光型介电材、非...

【专利技术属性】
技术研发人员：许凯翔，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：