芯片封装结构与其形成方法技术

提供芯片封装结构与其形成方法。方法包括移除基板的第一部分以形成第一凹陷于基板中。方法包括形成缓冲结构于第一凹陷中。缓冲结构的第一杨氏系数小于基板的第二杨氏系数。方法包括形成第一线路结构于缓冲结构与基板上。第一线路结构包括第一介电结构与第一线路层位于第一介电结构中。方法包括接合芯片封装至第一线路结构。芯片封装具有中介基板与芯片结构位于中介基板上，且中介基板的第一角落与芯片结构的第二角落在芯片封装与缓冲结构的上视图中均与缓冲结构重叠。图中均与缓冲结构重叠。图中均与缓冲结构重叠。

【技术实现步骤摘要】
芯片封装结构与其形成方法


[0001]本公开实施例关于芯片封装结构，更特别关于其缓冲结构。

技术介绍

[0002]半导体装置用于多种电子应用，比如个人电脑、手机、数码相机、与其他电子设备。半导体装置的制作方法通常为依序沉积绝缘层或介电层、导电层、与半导体层于半导体基板上，并采用光微影制程与蚀刻制程以图案化多种材料层而形成电子构件及单元于半导体基板上。
[0003]许多集成电路一般形成于半导体晶圆上。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。可由晶圆级的制程处理并封装晶圆的晶粒，并发展多种技术以用于晶圆级封装。由于芯片封装结构需包含多种功能的多个芯片，如何形成具有多个芯片的可信芯片封装结构为一大挑战。

技术实现思路

[0004]在一些实施例中，提供芯片封装结构的形成方法。方法包括移除基板的第一部分以形成第一凹陷于基板中。方法包括形成缓冲结构于第一凹陷中。缓冲结构的第一杨氏系数小于基板的第二杨氏系数。方法包括形成第一线路结构于缓冲结构与基板上。第一线路结构包括第一介电结构与第一线路层位于第一介电结构中。方法包括接合芯片封装至第一线路结构。芯片封装具有中介基板与芯片结构位于中介基板上，且中介基板的第一角落与芯片结构的第二角落在芯片封装与缓冲结构的上视图中均与缓冲结构重叠。
[0005]在一些实施例中，提供芯片封装结构。芯片封装结构包括基板。芯片封装结构包括缓冲结构穿入基板。缓冲结构的第一杨氏系数小于基板的第二杨氏系数。芯片封装结构包括第一线路结构位于缓冲结构与基板上。第一线路结构包括第一介电结构与第一线路层位于第一介电结构中。芯片封装结构包括芯片封装接合至第一线路结构。芯片封装具有中介基板与芯片结构位于中介基板上，且中介基板的第一角落与芯片结构的第二角落在芯片封装与缓冲结构的上视图中均与缓冲结构重叠。
[0006]在一些实施例中，提供芯片封装结构。芯片封装结构包括基板。芯片封装结构包括缓冲结构穿过基板。缓冲结构比基板软。芯片封装结构包括线路结构位于缓冲结构与基板上。线路结构包括介电结构与线路层位于介电结构中。芯片封装结构包括芯片封装接合至线路结构。芯片封装具有角落部分，且角落部分在芯片封装与缓冲结构的上视图中与缓冲结构重叠。
附图说明
[0007]图1A至图1H是一些实施例中，形成芯片封装结构所用的制程的多种阶段的剖视图。
[0008]图1A
‑
1是一些实施例中，图1A的芯片封装结构的上视图。
[0009]图1F
‑
1至图1H
‑
1是一些实施例中，图1F至图1H的芯片封装结构的上视图。
[0010]图2是一些实施例中，芯片封装结构的剖视图。
[0011]图3是一些实施例中，芯片封装结构的剖视图。
[0012]图4A至图4D是一些实施例中，形成芯片封装结构所用的制程的多种阶段的剖视图。
[0013]图4D
‑
1是一些实施例中，图4D的芯片封装结构的上视图。
[0014]图5是一些实施例中，芯片封装结构的剖视图。
[0015]图6A至图6D是一些实施例中，形成芯片封装结构所用的制程的多种阶段的剖视图。
[0016]图7A至图7H是一些实施例中，形成芯片封装结构所用的制程的多种阶段的剖视图。
[0017]图7H
‑
1是一些实施例中，图7H的芯片封装结构的上视图。
[0018]图8A是一些实施例中，芯片封装结构的剖视图。
[0019]图8B是一些实施例中，图8A的芯片封装结构的区域A的放大图。
[0020]图9是一些实施例中，芯片封装结构的上视图。
[0021]图10A是一些实施例中，芯片封装结构的上视图。
[0022]图10B是一些实施例中，图10A的芯片封装结构的区域A的放大图。
[0023]图11是一些实施例中，芯片封装结构的上视图。
[0024]图12是一些实施例中，芯片封装结构的上视图。
[0025]图13是一些实施例中，芯片封装结构的上视图。
[0026]图14是一些实施例中，芯片封装结构的上视图。
[0027]图15A至图15E是一些实施例中，形成芯片封装结构所用的制程的多种阶段的剖视图。
[0028]图15E
‑
1是一些实施例中，图15E的芯片封装结构的上视图。
[0029]图16是一些实施例中，芯片封装结构的剖视图。
[0030]其中，附图标记说明如下：
[0031]A：区域
[0032]C，750，1510：载板
[0033]D，163a，164a：介电结构
[0034]D1，D2，D3：距离
[0035]F：填充插塞
[0036]G，G1：间隙
[0037]H1，H3：孔洞
[0038]H2，TH1，TH2，TH3，V1，161t：穿孔
[0039]I
‑
I'：剖线
[0040]M1，M2：遮罩层
[0041]P：芯片封装
[0042]Pc：角落部分
[0043]P1：对角线
[0044]S1，S2：内侧壁
[0045]T1，T2，T3，T4，T5，T6，T160：厚度
[0046]V，114，163d，164d：导电通孔
[0047]X：长轴
[0048]W，W1，W2：宽度
[0049]100，200，300，400，500，600，700，800，900，1000，1100，1200，1300，1400，1500，1600：芯片封装结构
[0050]108，124：导电柱
[0051]110：中介基板
[0052]111，160b，164e，742，760s，762a：下表面
[0053]112，163b，163c，163c1，163c2，164b，164c1，164c2，1524，1526，1528，1530，1532，1534，1536：线路层
[0054]116，163a1，163a2，163a3，163a4，164a1，164a2，164a3，1523，1525，1527，1529，1531，1533，1535：介电层
[0055]117，122a：侧壁
[0056]118，122c：角落
[0057]122：芯片结构
[0058]130，170：底填层
[0059]140：成型层
[0060]150：焊料凸块
[0061]160：线路基板
[0062]160a，162a，162b1，162c1：上表面
[0063]161：基板
[0064]161a：凹陷
[0065]161b1，161b2：表面
[0066]161c：下侧部分
[0067本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构的形成方法，包括：移除一基板的一第一部分以形成一第一凹陷于该基板中；形成一缓冲结构于该第一凹陷中，其中该缓冲结构的一第一杨氏系数小于该基板的一第二杨氏系数；形成一第一线路结构于该缓冲结构与该基板上，其中该第一线路结构包括一第一介电结构与一第一线路层位于该第一介电结构中；以及接合一芯片封装至该第一线路结构，其中该芯片封装具有一中介基板与一芯片结构位于该中介基板上，且该中介基板的一第一角落与该芯片结构的一第二角落在该芯片封装与该缓冲结构的上视图中均与该缓冲结构重叠。2.如权利要求1所述的芯片封装结构的形成方法，其中该缓冲结构连续地延伸越过该中介基板的该第一角落与该芯片结构的该第二角落。3.如权利要求1所述的芯片封装结构的形成方法，其中该第一角落在该中介基板的一第一侧壁与一第二侧壁之间，该第二角落在该芯片结构的一第三侧壁与一第四侧壁之间，且该缓冲结构在上视图中延伸越过该第一侧壁、该第二侧壁、该第三侧壁、与该第四侧壁。4.如权利要求1所述的芯片封装结构的形成方法，其中该缓冲结构穿过该基板。5.一种芯片封装结构，包括：一基板；一缓冲结构，穿入该基板，其中该缓冲结构的一第一杨氏系数小于该基板的一第二杨氏系数；一第一线路结构，位于该缓冲结构与该基板上，其中该第一线路结构包括一第一介电结构与一第一线路层位于该第一介电结构中；以...

【专利技术属性】
技术研发人员：汪金华，赖柏辰，陈秉泰，杨哲嘉，林昱圣，林柏尧，郑心圃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：