具有宽间隙电极间距的低压条件下的高选择性、低应力和低氢碳硬掩模制造技术

本文提供用于通过在低压条件下提供宽间隙电极间距而在衬底上沉积可灰化硬掩模(AHM)的方法和相关设备。宽间隙电极可有助于在低压条件下控制寄生等离子体，由此实现高选择性、低应力和低氢AHM的形成。所述AHM接着可用于将特征蚀刻到所述衬底的底层中。特征蚀刻到所述衬底的底层中。特征蚀刻到所述衬底的底层中。

【技术实现步骤摘要】
【国外来华专利技术】具有宽间隙电极间距的低压条件下的高选择性、低应力和低氢碳硬掩模
相关申请的交叉引用
[0001]PCT请求形式作为本申请的一部分与本说明书同时提交。本申请要求其在同时提交的PCT请求形式中确定的权益或优先权的每一项申请均以全文引用的方式并入本文中且用于所有目的。

技术介绍

[0002]非晶碳膜可在半导体处理中(包含在存储器和逻辑装置制作中)用作硬掩模和蚀刻终止层。因为这些膜可通过灰化技术去除，因此其又称为可灰化硬掩模(AHM)。随着光刻中的纵横比增大，AHM需要更高的蚀刻选择性。使用等离子体增强化学气相沉积(PECVD)工艺形成高选择性AHM的当前方法导致具有高应力、低模量和/或低蚀刻选择性的AHM，从而限制AHM作为硬掩模的实用性。因此，需要产生具有高蚀刻选择性但低应力的AHM。
[0003]仅出于大体呈现本公开的上下文的目的提供本文中含有的
技术介绍
和上下文描述。本公开的大部分呈现本专利技术人的工作，且仅因为此工作在
技术介绍
章节中描述或在本文的其它地方作为上下文而呈现，并不意谓其被承认为现有技术。

技术实现思路

[0004]在一个方面中，提供一种形成可灰化硬掩模(AHM)膜的方法，其中所述方法包含：在约1托或小于1托的压力下将半导体衬底暴露于处理气体，所述处理气体包括烃前体气体；以及通过等离子体增强化学气相沉积(PECVD)工艺在衬底上沉积AHM膜，其中PECVD工艺包含在喷头与底座之间点燃等离子体，且其中喷头和底座由约0.70英寸或大于0.70英寸的间隙分隔开。
[0005]在另一方面中，烃前体气体包含具有至多约50g/mol的分子量的化合物。在另一方面中，烃前体气体包含具有至少约0.5的C:H比的化合物。在另一方面中，烃前体气体包含乙炔(C2H2)。在另一方面中，烃前体具有在处理气体的压力的约1％与约5％之间的分压。在另一方面中，所述方法在多站反应器中执行。在另一方面中，所述方法在单站反应器中执行。在另一方面中，AHM膜的内应力为至多约
‑
1400MPa。在另一方面中，AHM膜的模量为至少约80GPa。在另一方面中，AHM膜的密度为至少约1.5g/cm3。在另一方面中，所述方法还包含图案化沉积的AHM膜且蚀刻图案化的AHM膜以在衬底中界定AHM膜的特征。在另一方面中，所述方法还包含在下伏于AHM膜的衬底中蚀刻层。
[0006]在另一方面中，提供一种等离子体增强化学气相沉积(PECVD)反应器，其包含：底座，其配置成固持晶片；喷头，其配置成将处理气体分配到底座与喷头之间的间隙中，所述间隙邻近于晶片；以及底座提升机构，其配置成将底座相对于喷头平移到至少第一和第二位置中，其中在第一位置中，底座与喷头间隔开不超过约0.70英寸，且其中在第二位置中，底座与喷头间隔开不小于约1.45英寸。
[0007]在另一方面中，底座包括包含提升销孔，且PECVD反应器还包含：多个提升销，其配
置成至少部分地穿过底座的提升销孔且从底座的上表面提升晶片；以及销提升机构，其机械地耦合到提升销且配置成升高及降低提升销。在另一方面中，PECVD反应器还包含至少部分地围封喷头和底座的腔室壁，其中底座与喷头间隔开第一距离，其中底座与腔室壁间隔开第二距离，且其中第一距离为第二距离的大小的至少55％。
[0008]将在下文参考图式更详细地描述这些和其它特征。
附图说明
[0009]图1为根据各种实施例的展示在蚀刻操作中使用可灰化硬掩模的方法的相关操作的过程流程图。
[0010]图2A为根据各种实施例的在不同压力和电极间距下半导体处理腔室中的等离子体的说明。
[0011]图2B为击穿电压随压力与距离的乘积而变化的曲线图。
[0012]图2C为根据各种实施例的击穿电压的图表。
[0013]图3A为根据各种实施例的模量与应力的曲线图。
[0014]图3B为根据各种实施例的可灰化硬掩模中的氢含量随模量而变化的曲线图。
[0015]图3C为根据各种实施例的针对各种压力和电极间距的平面内移位的曲线图。
[0016]图4为展示根据各种实施例的在具有宽间隙电极间距的低压条件下形成可灰化硬掩模的方法的相关操作的过程流程图。
[0017]图5展示根据各种实施例的可配置有宽间隙电极间距的等离子体增强化学气相沉积(PECVD)腔室的示意性说明。
[0018]图6展示适合于实践各种实施例的另一等离子体增强化学气相沉积(PECVD)腔室的另一示意性说明。
[0019]图7展示适合于实践各种实施例的另一等离子体增强化学气相沉积(PECVD)腔室的另一示意性说明。
[0020]图8展示适合于实践各种实施例的模块集群的示意性说明。
具体实施方式
引言和情境
[0021]在半导体处理中，掩蔽方法用于图案化及蚀刻衬底。随着衬底纵横比增大，对高选择性硬掩模的需求增大。具有高蚀刻选择性且在不损坏衬底的情况下易于去除的掩模对于处理衬底来说为重要的。可灰化硬掩模(AHM)可在蚀刻终止层中或在选择性蚀刻期间，或在光刻胶可能不足够厚以掩蔽底层的情况下用作掩模。AHM还可在用于显示和其它技术的玻璃衬底上使用。
[0022]AHM膜具有一种在达成其目的后便可通过称为“灰化”、“等离子体灰化”或“干式剥离”的技术去除的化学组合物。AHM膜的一个实例为非晶碳层或膜。AHM膜通常由碳和氢以及(任选地)痕量的一种或多种掺杂物(例如，氮、氟、硼和硅)构成。AHM的键合结构可取决于沉积条件而在sp2(类石墨)或sp3(类金刚石)或两者的组合之间变化。
[0023]图1为展示在蚀刻操作中使用AHM作为硬掩模的方法的相关操作的过程流程图。虽然下文描述主要涉及半导体衬底，但方法还可应用于包含玻璃衬底的其它类型衬底上的
层。可利用AHM掩蔽的材料的实例包含：介电材料，例如氧化物(例如SiO2)和氮化物(例如SiN和TiN)；多晶硅(多晶Si)；以及金属，例如铝(Al)、铜(Cu)和钨(W)。在某些实施例中，本文中所描述的AHM用于图案化氧化物、氮化物或多晶硅层。
[0024]在操作102中，可灰化硬掩模通过等离子体增强化学气相沉积(PECVD)沉积在待蚀刻的层上。PECVD工艺涉及在沉积腔室中产生等离子体。如下文参考图4和5进一步描述，等离子体可在相对低压环境中且以维持等离子体限制并减少或消除寄生等离子体的宽间隙间距产生。在一些工艺中，沉积一个或多个AHM层。
[0025]在操作104中，根据所需蚀刻图案沉积、暴露及显影光刻胶层。在一些实施方案中，抗反射层(ARL)可在光刻胶沉积之前沉积在AHM膜上。
[0026]在操作106中，通过蚀刻AHM的暴露部分来开启AHM膜。开启AHM可通过富氟干式蚀刻和/或通过富氧干式蚀刻来执行。
[0027]接下来，在操作108中，选择性地蚀刻衬底层以将图案转印到衬底层。可执行选择性蚀刻，使得在基本上不减少AHM壁的情况下蚀刻衬底层。蚀刻的实例可包含基于自由基和/或离子的蚀刻。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成可灰化硬掩模(AHM)膜的方法，其包括：在约1托或小于1托的压力下将半导体衬底暴露于处理气体，所述处理气体包括烃前体气体；以及通过等离子体增强化学气相沉积(PECVD)工艺在所述衬底上沉积AHM膜，其中所述PECVD工艺包括在喷头与底座之间点燃等离子体，其中所述喷头和所述底座由约0.70英寸或大于0.70英寸的间隙分隔开。2.根据权利要求1所述的方法，其中所述烃前体气体包括具有至多约50g/mol的分子量的化合物。3.根据权利要求1或2中任一项所述的方法，其中所述烃前体气体包括具有至少约0.5的C:H比的化合物。4.根据权利要求1或2中任一项所述的方法，其中所述烃前体气体包括乙炔(C2H2)。5.根据权利要求1或2中任一项所述的方法，其中所述烃前体具有在所述处理气体的压力的约1％与约5％之间的分压。6.根据权利要求1或2中任一项所述的方法，其中所述方法在多站反应器中执行。7.根据权利要求1或2中任一项所述的方法，其中所述方法在单站反应器中执行。8.根据权利要求1或2中任一项所述的方法，其中所述AHM膜的内应力为至多约
‑
1400MPa。9.根据权利要求1或2中任一项所述的方法，其中所述AHM膜的模量为至少约80GPa。10.根据权利要求1或2中任一项所述的方法，其中所述AHM膜的密度为至少约1.5g/cm...

【专利技术属性】
技术研发人员：阿宾，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：