半导体组合件以及使用穿模通孔输送信号的系统和方法技术方案

本公开涉及半导体组合件以及使用穿模通孔输送信号的系统和方法。一种半导体装置具有形成裸片堆叠的第一和第二裸片。模制材料包封所述裸片堆叠且形成所述裸片堆叠的上模制表面。第一导电迹线耦合到所述第一裸片且从所述第一和第二裸片之间延伸到所述模制材料中超出所述裸片堆叠的第一侧边缘的对应第一通孔位置。耦合到所述第二裸片的与所述第一裸片相对的作用表面的第二导电迹线延伸到对应的第二通孔位置。每个第一通孔位置与所述第二通孔位置中的一者竖直对准。穿模通孔在竖直对准的通孔位置之间延伸穿过所述模制材料以接触所述第一和第二裸片的对应导电迹线，同时在所述第一导电迹线与所述上模制表面之间延伸的所述模制材料不含任何TMV。述模制材料不含任何TMV。述模制材料不含任何TMV。

【技术实现步骤摘要】
半导体组合件以及使用穿模通孔输送信号的系统和方法


[0001]本专利技术技术涉及半导体装置封装。更具体地说，本专利技术技术的一些实施例涉及用于在裸片堆叠中的裸片与扇出重布层和/或衬底之间输送信号的技术。

技术介绍

[0002]包含存储器芯片、微处理器芯片、逻辑芯片和成像器芯片的半导体裸片通常通过将多个半导体裸片个别地或以裸片堆叠方式以网格图案安装在衬底上而组装。安装的裸片堆叠接着在晶片级模制过程中包覆在聚合材料(例如，树脂)中。
[0003]市场压力不断促使半导体制造商增加每个裸片封装的功能容量以满足操作参数，例如增加的数据速率。竖直堆叠半导体裸片可增加半导体封装的处理能力，但也可增加由封装覆盖的表面积。此类竖直堆叠式封装中的裸片可经由电连接器、互连件或其它导电结构彼此电耦合和/或电耦合到衬底。然而，常规半导体封装中的数据路径的长度可限制数据速率。期望提供有助于数据速率增加的电连接。

技术实现思路

[0004]本公开的一方面涉及一种半导体装置，其包括：第一和第二裸片，其形成裸片堆叠；模制材料，其包封所述裸片堆叠且形成所述裸片堆叠的上模制表面；第一导电迹线，其以可操作方式耦合到所述第一裸片的作用表面，所述第一导电迹线从所述第一裸片与所述第二裸片之间延伸到所述模制材料中超出所述裸片堆叠的第一侧边缘的对应第一通孔位置；第二导电迹线，其以可操作方式耦合到所述第二裸片的与所述第一裸片相对的作用表面，所述第二导电迹线延伸到所述模制材料中超出所述裸片堆叠的所述第一侧边缘的对应第二通孔位置，其中所述第一通孔位置中的每一者与所述第二通孔位置中的一者竖直对准；以及第一穿模通孔(TMV)，其在所述第一通孔位置和第二通孔位置中的竖直对准的通孔位置之间延伸穿过所述模制材料，所述第一TMV中的每一者包括导电材料，其具有与所述第一导电迹线中的对应一者接触的第一端表面和与所述第二导电迹线中的对应一者接触的第二端表面，其中在所述第一导电迹线的上表面与所述裸片堆叠的所述上模制表面之间延伸的所述模制材料不含任何TMV。
[0005]本公开的另一方面涉及一种用于形成半导体装置的方法，其包括：利用模制材料包封第一裸片的背侧和侧边缘；在所述第一裸片的作用表面上形成扇出重布层(FO RDL)的第一迹线，所述第一迹线以可操作方式耦合到所述第一裸片的所述作用表面，所述第一迹线延伸超出所述第一裸片的第一侧边缘到所述模制材料的暴露顶部表面上的通孔位置；将第二裸片的背侧附接到所述第一裸片的所述作用表面，其中所述第二裸片的第一侧边缘与所述第一裸片的所述第一侧边缘对准；利用所述模制材料包封所述第二裸片的侧边缘；以及在所述模制材料中接近所述第二裸片的所述第一侧边缘形成第一穿模通孔(TMV)，所述第一TMV从所述模制材料的暴露顶部表面延伸到所述第一迹线的上表面。
[0006]本公开的又一方面涉及一种半导体装置，其包括：第一和第二裸片，其形成裸片堆
叠；模制材料，其包覆所述裸片堆叠的侧边缘以形成侧区域和所述第二裸片的后表面以形成上模制表面；重布结构，其接近所述第一裸片的作用表面定位；第一导电迹线，其耦合到所述第一裸片的所述作用表面，所述第一导电迹线延伸超出所述第一裸片的第一侧边缘到所述模制材料内第一侧区域中的第一通孔位置；第二导电迹线，其耦合到所述第二裸片的作用表面，所述第二导电迹线延伸超出所述第一裸片的所述第一侧边缘到所述模制材料内所述第一侧区域中的第二通孔位置；穿模通孔(TMV)，其接近所述第一裸片的所述第一侧边缘在所述第一侧区域中延伸，所述TMV在所述第一导电迹线与所述第二导电迹线中的对应第二导电迹线之间延伸且连接所述第一导电迹线和所述第二导电迹线，其中在所述第一导电迹线与所述裸片堆叠的所述上模制表面之间延伸的所述模制材料不含任何TMV；以及第三导电迹线，其耦合到所述第一裸片的所述作用表面且延伸到所述重布结构中。
附图说明
[0007]参考以下各图可更好地理解本专利技术技术的许多方面。图中组件未必按比例绘制。实际上，重点在于说明本专利技术技术的原理。
[0008]图1是根据本专利技术技术的包含裸片堆叠中通过扇出重布层的导电迹线电连接到穿模通孔(through mold via)的裸片的半导体装置的横截面图。
[0009]图2A到2H展示根据本专利技术技术的图1中展示的裸片堆叠的组合件的横截面图。
[0010]图3展示根据本专利技术技术形成的具有延伸到超出裸片的边缘区域的扇出重布层迹线的裸片的平面图。
[0011]图4是根据本专利技术技术的用于组装图1到2中所展示和论述的裸片堆叠的方法的流程图。
[0012]图5是展示包含根据本专利技术技术配置的半导体装置和/或组合件的系统的示意图。
具体实施方式
[0013]下文描述用于在半导体装置中输送双向信号、通信和/或电力的若干实施例的具体细节。在一些实施例中，例如，半导体组合件、封装和/或装置包含裸片堆叠中的两个或更多个裸片。沿着裸片堆叠的侧边缘提供至少一个穿模通孔(TMV)，且所述TMV使裸片堆叠中的两个或更多个裸片的导电迹线(例如扇出重布层的迹线)互连。迹线延伸超出其相关联裸片的侧边缘以与TMV相交。由于双向高速信号可通过扇出分布层和TMV输送到重布层结构，例如扇出封装和/或其它衬底，因此实现了技术优势。所述裸片堆叠中的裸片可与彼此竖直对准，从而消除裸片之间的线接合所需的裸片的叠瓦或偏移。这使裸片堆叠的占据面积(例如，所需要的侧向空间)最小化，且可允许形成具有稳定性的较高裸片堆叠。由于导电迹线可路由到裸片的任一侧以与对应TMV互连，因此实现了额外技术优势。因此，可选择较短距离以改进信号发射速率。由于可接近多于一个的裸片边缘(例如多达全部四个裸片边缘)提供TMV，因此实现了更有效的电力分布，因为电力从形成于裸片堆叠的底部上的重布层结构、衬底和/或扇出封装供应到裸片堆叠中的每个裸片。
[0014]展示的实施例的另一个预期优势是能够消除在裸片自身中形成且制造成本高昂的穿硅通孔。穿硅通孔需要裸片上有专用于穿硅通孔的空间，且导致生产期间的产率降低。
[0015]一些实施例的另一优势是，与需要包封物覆盖从上部裸片顶部表面突出的线接合
件的封装相比，沿半导体装置顶部形成的包封物不需要那么厚。因此，上部裸片到模具间隙要求较小，且整体封装可较薄。
[0016]此外，通过使用即时背侧晶片处理，可消除先前用于在裸片内分布电力的内嵌(in
‑
line)重布层。因此，消除制造层以及消除将一个裸片互连到另一裸片的线接合件改进了半导体装置的组装/制造过程。
[0017]本文中公开许多具体细节以提供对本专利技术技术的实施例的透彻且有用的描述。然而，所属领域的技术人员应理解，所述技术可具有额外实施例，且所述技术可在没有下文参考图1到5描述的实施例的若干细节的情况下实践。举例来说，已省略所属领域中众所周知的半导体装置和/或封装的一些细节，以免使本专利技术技术模糊不清。总的来说，应理解，本文中所公开的那些具体实施例之外的各种其它装置和系统可在本专利技术技术的范围内。...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其包括：第一和第二裸片，其形成裸片堆叠；模制材料，其包封所述裸片堆叠且形成所述裸片堆叠的上模制表面；第一导电迹线，其以可操作方式耦合到所述第一裸片的作用表面，所述第一导电迹线从所述第一裸片与所述第二裸片之间延伸到所述模制材料中超出所述裸片堆叠的第一侧边缘的对应第一通孔位置；第二导电迹线，其以可操作方式耦合到所述第二裸片的与所述第一裸片相对的作用表面，所述第二导电迹线延伸到所述模制材料中超出所述裸片堆叠的所述第一侧边缘的对应第二通孔位置，其中所述第一通孔位置中的每一者与所述第二通孔位置中的一者竖直对准；以及第一穿模通孔TMV，其在所述第一通孔位置和第二通孔位置中的竖直对准的通孔位置之间延伸穿过所述模制材料，所述第一TMV中的每一者包括导电材料，其具有与所述第一导电迹线中的对应一者接触的第一端表面和与所述第二导电迹线中的对应一者接触的第二端表面，其中在所述第一导电迹线的上表面与所述裸片堆叠的所述上模制表面之间延伸的所述模制材料不含任何TMV。2.根据权利要求1所述的半导体装置，其进一步包括定位在所述第一裸片与所述第二裸片之间的材料层，所述材料层至少在所述第一导电迹线的顶部表面上方延伸。3.根据权利要求2所述的半导体装置，其中所述材料层包括裸片附接膜或包线膜。4.根据权利要求1所述的半导体装置，其中所述第一和第二导电迹线包括第一和第二扇出重布层。5.根据权利要求1所述的半导体装置，其中所述第一TMV在所述第二导电迹线的上表面与所述第一导电迹线的底部表面之间延伸。6.根据权利要求1所述的半导体装置，其中所述第一TMV中的第一TMV位于距所述第一侧边缘距离D1处，且所述第一TMV中的第二TMV位于距所述第一侧边缘距离D2处，其中D1大于D2。7.根据权利要求1所述的半导体装置，其进一步包括：第三裸片，其定位成与所述裸片堆叠中的所述第二裸片对准，所述第二导电迹线定位在所述第二裸片与所述第三裸片之间；第三导电迹线，其以可操作方式耦合到所述第三裸片的与所述第二裸片相对的作用表面，所述第三导电迹线延伸到所述模制材料中超出所述裸片堆叠的所述第一侧边缘的对应第三通孔位置，其中所述第三通孔位置中的每一者与所述第二通孔位置中的一者竖直对准；第二TMV，其在所述第二通孔位置和第三通孔位置中的竖直对准的通孔位置之间延伸穿过所述模制材料，所述第二TMV中的每一者包括导电材料，其具有与所述第三导电迹线中的对应一者接触的第一端表面和与所述第二导电迹线中的对应一者接触的第二端表面。8.根据权利要求1所述的半导体装置，其进一步包括：重布结构，其接近所述第二裸片的所述作用表面定位；以及第三导电迹线，其以可操作方式耦合到所述第二裸片的所述作用表面和所述重布结
构。9.根据权利要求8所述的半导体装置，其中所述重布结构包含钝化层。10.一种用于形成半导体装置的方法，其包括：利用模制材料包封第一裸片的背侧和侧边缘；在所述第一裸片的作用表面上形成扇出重布层FO RDL的第一迹线，所述第一迹线以可操作方式耦合到所述第一裸片的所述作用表面，所述第一迹线延伸超出所述第一裸片的第一侧边缘到所述模制材料的暴露顶部表面上的通孔位置；将第二裸片的背侧附接到所述第一裸片的所...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：