半导体封装制造技术

一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括包括在第一方向上交替布置的第一组接合焊盘和第二组接合焊盘以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个包括电连接到第一组接合焊盘的第一组贯穿电极和电连接到第二组接合焊盘的第二组贯穿电极。二组接合焊盘的第二组贯穿电极。二组接合焊盘的第二组贯穿电极。

【技术实现步骤摘要】
半导体封装


[0001]一些示例实施方式涉及半导体封装和/或制造半导体封装的方法。更具体地，一些示例实施方式涉及包括使用穿透硅通路堆叠的半导体芯片的半导体封装和/或其制造方法。

技术介绍

[0002]高带宽存储器(HBM)装置可以包括垂直堆叠的存储器管芯(芯片)。存储器管芯可以通过诸如贯穿硅通路(TSV)的穿透电极彼此电连接。当实现宽带存储器封装产品时，可以应用片上芯片工艺技术，并且数据输入/输出(I/O)的数量可以增加以提高存储性能。然而，输入/输出贯穿硅通路的数量可能是增加I/O通道数量的重要因素，但是由于由I/O驱动器电路占据的空间，可能难以减小贯穿硅通路的节距。

技术实现思路

[0003]一些示例实施方式提供了一种具有改善的输入/输出接口的半导体封装。
[0004]一些示例实施方式提供了一种制造半导体封装的方法。
[0005]根据一些示例实施方式，一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括在第一方向上交替布置的第一组接合焊盘和第二组接合焊盘以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个包括电连接到第一组接合焊盘的第一组贯穿电极和电连接到第二组接合焊盘的第二组贯穿电极。
[0006]根据一些示例实施方式，一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二和第三半导体芯片中的每个包括在第一方向上交替布置的第一组贯穿电极和第二组贯穿电极以及分别选择性地连接到第一组贯穿电极的输入/输出(I/O)电路。第一半导体芯片和第三半导体芯片的第一组贯穿电极分别电连接到第二半导体芯片的第二组贯穿电极，并且第一半导体芯片和第三半导体芯片的第二组贯穿电极分别电连接到第二半导体芯片的第一组贯穿电极。
[0007]根据一些示例实施方式，一种半导体封装包括顺序地一个堆叠在另一个上并且通过导电连接构件彼此电连接的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括：彼此相反的第一表面和第二表面；在第一表面上沿第一方向交替布置的第一组接合焊盘和第二组接合焊盘；以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个进一步包括：第一组贯穿电极，电连接到第一组接合焊盘；以及第二组贯穿电极，电连接到第二组接合焊盘。第一半导体芯片和第三半导体芯片的第一组接合焊盘分别电连接到第二半导体芯片和第四半导体芯片的第二组接合焊盘，第一半导体芯片和第三半导体芯片的第二组接合焊盘分别电连接到第二半导体芯片和第四半导体芯片的第一组接合焊盘。
[0008]根据一些示例实施方式，一种半导体封装可以包括顺序地一个堆叠在另一个上的
第一、第二、第三和第四半导体芯片。第一、第二和第三半导体芯片中的每个可以包括在第一方向上交替布置的第一组贯穿电极和第二组贯穿电极。第一组贯穿电极可以分别选择性地连接到每个半导体芯片的I/O电路。第二组贯穿电极可以不连接到I/O电路。
[0009]由于第二组贯穿电极未连接至I/O电路，所以可以不在其中形成第二组贯穿电极的区域周围提供额外的I/O电路区域。因此，可以减小数据输入/输出(I/O)贯穿电极之间的节距。因此，半导体封装可以提供具有更大量贯穿硅通路的输入/输出(TSV I/O)结构，从而实现宽带接口。
附图说明
[0010]通过以下结合附图进行的详细说明，将更清楚地理解一些示例实施方式。图1至图25表示如在这里描述的非限制性示例实施方式。
[0011]图1是示出根据一些示例实施方式的半导体封装的截面图。
[0012]图2是图1中的部分“A”的放大截面图。
[0013]图3是沿图1中的线I
‑
I'截取的截面图。
[0014]图4是示出图1的半导体封装中的数据输入/输出(I/O)信号的传输路径的截面图。
[0015]图5是示出根据比较实施方式的半导体封装中的数据输入/输出(I/O)信号的传输路径的截面图。
[0016]图6至图17是示出根据一些示例实施方式的制造半导体封装的方法的视图。
[0017]图18是示出根据一些示例实施方式的半导体封装的截面图。
[0018]图19是示出图18的半导体封装中的数据输入/输出(I/O)信号的传输路径的截面图。
[0019]图20至图25是示出根据一些示例实施方式的制造半导体封装的方法的视图。
具体实施方式
[0020]下文中，将参照附图详细说明一些示例实施方式。
[0021]将理解，元件和/或其性质在这里可以表述为与其他元件“相同”或“相等”，还将进一步理解，在这里表述为与其他元件“等同”、“相同”或“相等”的元件和/或其性质可以与其他元件和/或其性质“等同”、“相同”或“相等”或“基本等同”、“基本相同”或“基本相等”。与其它元件和/或其性质“基本等同”、“基本相同”或“基本相等”的元件和/或其性质将被理解为包括在制造公差和/或材料公差内与其它元件和/或其性质等同、相同或相等的元件和/或其性质。与其它元件和/或其性质等同或基本等同和/或相同或基本相同的元件和/或其性质可以在结构上相同或基本相同，在功能上相同或基本相同，和/或在组成上相同或基本相同。
[0022]将理解，在这里被描述为“基本”相同和/或等同的元件和/或其性质包含具有等于或小于10％的相对差值的元件和/或其性质。此外，不管元件和/或其性质是否被修饰为“基本”，将理解，这些元件和/或其性质应被解释为包括围绕所述及的元件和/或其性质的制造或操作公差(例如，
±
10％)。
[0023]图1是示出根据一些示例实施方式的半导体封装的截面图。图2是示出图1中的部分“A”的放大截面图。图3是沿着图1中的线I
‑
I'截取的截面图。
[0024]参照图1至图3，半导体封装10可以包括堆叠的半导体芯片。半导体封装10可以包括基底芯片(也可以被称为基底基板)100、顺序堆叠在基底芯片100上的第一至第四半导体芯片200a、200b、200c和/或200d、和/或覆盖第一至第四半导体芯片200a、200b、200c和/或200d的在基底芯片100上的模制构件300。此外，半导体封装10可以进一步包括第一至第四导电连接构件280a、280b、280c和/或280d，用于基底芯片100和第一至第四半导体芯片200a、200b、200c和/或200d之间的电连接。
[0025]在该实施方式中，第一至第四半导体芯片200a、200b、200c和/或200d可以彼此基本相同或相似。因此，相同或相似的附图标记将用于指代相同或相似的元件，并且将省略关于以上元件的任何进一步的重复说明。
[0026]基底芯片100和第一至第四半导体芯片200a、200b、200c和/或200d可以堆叠在封装基板(诸如印刷电路板本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片，其中所述第一、第二、第三和第四半导体芯片中的每个包括在第一方向上交替布置的第一组接合焊盘和第二组接合焊盘，以及输入/输出电路，分别选择性地连接到所述第一组接合焊盘，以及其中所述第一、第二和第三半导体芯片中的每个包括电连接到所述第一组接合焊盘的第一组贯穿电极和电连接到所述第二组接合焊盘的第二组贯穿电极。2.根据权利要求1所述的半导体封装，其中所述第一半导体芯片和所述第三半导体芯片的所述第一组接合焊盘分别电连接到所述第二半导体芯片和所述第四半导体芯片的所述第二组接合焊盘，以及所述第一半导体芯片和所述第三半导体芯片的所述第二组接合焊盘分别电连接到所述第二半导体芯片和所述第四半导体芯片的所述第一组接合焊盘。3.根据权利要求1所述的半导体封装，其中所述第四半导体芯片的所述输入/输出电路被配置为通过所述第三半导体芯片的所述第二组贯穿电极、所述第二半导体芯片的所述第一组贯穿电极和所述第一半导体芯片的所述第二组贯穿电极传输信号。4.根据权利要求3所述的半导体封装，其中所述第三半导体芯片的所述输入/输出电路被配置为通过所述第二半导体芯片的所述第二组贯穿电极和所述第一半导体芯片的所述第一组贯穿电极传输信号。5.根据权利要求4所述的半导体封装，其中所述第二半导体芯片的所述输入/输出电路被配置为通过所述第一半导体芯片的所述第二组贯穿电极传输信号。6.根据权利要求1所述的半导体封装，其中所述第一、第二和第三半导体芯片包括相应的第一组贯穿电极和第二组贯穿电极的相同布置。7.根据权利要求6所述的半导体封装，其中所述第二半导体芯片在所述第一方向上从所述第一半导体芯片偏移一间隔，并且所述第三半导体芯片在所述第一方向的相反方向上从所述第二半导体芯片偏移所述间隔。8.根据权利要求7所述的半导体封装，其中所述间隔是彼此相邻的所述贯穿电极之间的距离。9.根据权利要求1所述的半导体封装，其中所述第一半导体芯片和所述第三半导体芯片的相应的第一组贯穿电极和第二组贯穿电极的第一布置不同于所述第二半导体芯片的所述第一组贯穿电极和所述第二组贯穿电极的第二布置。10.根据权利要求9所述的半导体封装，其中所述第一、第二和第三半导体芯片中的每个进一步包括熔丝部分，所述熔丝部分被配置为将所述输入/输出电路与所述第一组贯穿电极电分离。11.一种半导体封装，包括：顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片，其中所述第一、第二和第三半导体芯片中的每个包括在第一方向上交替布置的第一组贯穿电极和第二组贯穿电极，以及输入/输出电路，分别选择性地连接到所述第一组贯穿电极，其中所述第一半导体芯片和所述第三半导体芯片的所述第一组贯穿电极分别电连...

【专利技术属性】
技术研发人员：赵升贤，孙俊植，秋喆焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：