采用分离的、双面的金属化结构来促进采用堆叠裸片的半导体裸片(“裸片”)模块的集成电路(IC)封装以及相关的制造方法技术

公开了采用分离的、双面的IC金属化结构以促进采用堆叠裸片的半导体裸片模块的集成电路(IC)封装，以及相关的制造方法。IC封装中的多个IC裸片在IC裸片模块中以背对背、顶部和底部IC裸片配置的方式被堆叠和结合在一起，这可以将IC封装的高度最小化。金属化结构在与IC裸片模块的相应顶面和底面邻近的分开的顶部金属化结构与底部金属化结构之间被分离，以促进到裸片的裸片到裸片电连接和外部电连接。通过暴露相应的内表面和外表面上的衬底互连件以用于相应的裸片电互连和外部电互连，顶部金属化结构和底部金属化结构可以是双面的。在其他方面，压缩结合被包括在以背对背配置的方式安装在一起的IC裸片之间，以进一步最小化IC封装的总高度。的总高度。的总高度。

【技术实现步骤摘要】
【国外来华专利技术】采用分离的、双面的金属化结构来促进采用堆叠裸片的半导体裸片(“裸片”)模块的集成电路(IC)封装以及相关的制造方法
[0001]优先权申请
[0002]本申请要求2020年6月24日提交的、题目为“INTEGRATED CIRCUIT(IC)PACKAGES EMPLOYING SPLIT,DOUBLE
‑
SIDED METALLIZATION STRUCTURES TO FACILITATE A SEMICONDUCTOR DIE(“DIE”)MODULE EMPLOYING STACKED DICE,AND RELATED FABRICATION METHODS”的美国专利申请序列号16/910486的优先权，通过引用以其整体并入本文。


[0003]本公开的领域涉及集成电路(IC)封装，该IC封装包括附接到封装结构的一个或多个半导体裸片，该封装结构提供至半导体裸片的电接口。

技术介绍

[0004]集成电路(IC)是电子设备的基石。IC被封装在IC封装中，IC封装也被称为“半导体封装”或“芯片封装”。IC封装包括作为(多个)IC的一个或多个半导体裸片，半导体裸片被安装在封装衬底上并且电耦合到封装衬底，以提供针对(多个)半导体裸片的物理支撑和电接口。封装衬底可以是例如嵌入式迹线衬底(ETS)，嵌入式迹线衬底(ETS)包括在一个或多个电介质层中的嵌入式电迹线，并且包括将电迹线耦合在一起以提供(多个)半导体裸片之间的电接口的垂直互连通路(过孔)。(多个)半导体裸片被安装到在封装衬底的顶层中暴露的互连件并且与其电对接，以将(多个)半导体裸片电耦合到封装衬底的电迹线。
[0005](多个)半导体裸片和封装衬底被包封(encapsulate)在诸如模制化合物的封装材料中，以形成IC封装。IC封装还可以包括球栅阵列(BGA)中的外部焊球，外部焊球电耦合到在封装衬底的底层中暴露的互连件，以将焊球电耦合到封装衬底中的电迹线。焊球提供到IC封装中的(多个)半导体裸片的外部电接口。当IC封装被安装到印刷电路板(PCB)时，焊球电耦合到PCB上的金属接触件，以通过IC封装中的封装衬底PCB中的电迹线到IC芯片之间的电接口。

技术实现思路

[0006]本文公开的方面包括集成电路(IC)封装，该IC封装采用分离的、双面的金属化结构来促进采用堆叠裸片的半导体裸片模块。还公开了相关的芯片封装和制造IC封装的方法。IC封装包括安装在金属化结构上以提供到IC裸片的互连的多个半导体裸片(也被称为“IC裸片”)。在示例性方面中，为了促进缩小IC封装的总高度以节省面积，IC封装中的多个IC裸片在IC封装中的IC裸片模块中以背对背、顶部和底部IC裸片配置的方式被堆叠和结合在一起。然后，为了促进到以背对背配置的方式堆叠的IC裸片的裸片到裸片电连接和外部电连接，IC封装的金属化结构在与IC裸片模块的相应顶面和底面邻近的分开的顶部金属化结构与底部金属化结构之间被分离。IC裸片的有源表面被安装和电连接到它们相应的顶部
金属化结构和底部金属化结构，顶部金属化结构和底部金属化结构包括用于在IC裸片之间布线电信号的电迹线的一个或多个布线层。金属化结构具有暴露的衬底互连件，该衬底互连件电连接到IC裸片的有源面上的相应裸片互连件，以提供到IC裸片的电连接。
[0007]IC封装的金属化结构在安装在IC裸片模块的相对侧上的顶部金属化结构与底部金属化结构之间被分离，可以允许减小顶部金属化结构和底部金属化结构的组合厚度，而不会有翘曲或机械不稳定性的风险。IC封装的金属化结构在安装在IC裸片模块的相对侧上的顶部金属化结构与底部金属化结构之间被分离，也为IC封装和IC裸片模块提供了对称结构。此外，在示例性方面中，与顶部IC裸片邻近定位的顶部金属化结构可以被配置为主要提供涉及至顶部IC裸片的互连的电迹线，以最小化在顶部金属化结构中的电迹线布线的复杂性。与底部IC裸片邻近定位的底部金属化结构可以被配置为主要提供涉及至底部IC裸片的互连的电迹线，以也最小化在底部金属化结构中的电迹线布线的复杂性。最小化在金属化结构中的电迹线布线的复杂性可以是减小金属化结构的高度并且因此减小IC封装的总高度的重要因素。裸片到裸片互连可以由导电结构(例如，过孔)提供，该导电结构(例如，过孔)延伸通过IC裸片模块中的可用区域并且电连接到顶部金属化结构和底部金属化结构的内表面。因此，作为示例，可以不需要硅通孔(TSV)来提供裸片到裸片互连。
[0008]为了进一步促进缩小IC封装的总高度以节省面积，以背对背配置的方式堆叠的IC裸片之间的结合可以是压缩结合(例如，氧化物到氧化物结合)。例如，压缩结合可以是热压缩结合。热压缩结合是一种晶片结合，它也被称为扩散结合、压力结合、热压焊接或固态焊接。因此，作为示例，IC裸片结合不需要粘合剂。与例如粘合剂相比，压缩结合在IC封装的高度方向上可以消耗更少或不消耗附加面积。此外，作为示例，为了进一步促进缩小IC封装的总高度以节省面积，IC裸片的有源侧与其相应的顶部金属化结构和底部金属化结构之间的结合也可以是压缩结合和热压缩结合。
[0009]就此而言，在一个示例性方面，提供了一种IC封装。IC封装包括第一金属化结构，第一金属化结构包括至少一个第一互连层。IC封装还包括第二金属化结构，第二金属化结构包括至少一个第二互连层。IC封装还包括被布置在第一金属化结构与第二金属化结构之间的IC裸片模块。IC裸片模块包括第一IC裸片，第一IC裸片包括第一有源表面和第一非有源表面。IC裸片模块还包括第二IC裸片，第二IC裸片包括第二有源表面和第二非有源表面，IC裸片模块还包括在第一IC裸片的第一非有源表面与第二IC裸片的第二有源表面之间的压缩结合，该压缩结合将第一IC裸片的第一非有源表面耦合到第二IC裸片的第二非有源表面。第一IC裸片的第一非有源表面电耦合到第一金属化结构的至少一个第一互连层。第二IC裸片的第二非有源表面电耦合到第二金属化结构的至少一个第二互连层。
[0010]在另一个示例性方面，提供了一种制造IC封装的方法。方法包括制造包括至少一个第一互连层的第一金属化结构。方法还包括制造包括至少一个第二互连层的第二金属化结构。方法还包括制造被布置在第一金属化结构与第二金属化结构之间的IC裸片模块。制造IC裸片模块包括提供包括第一有源表面和第一非有源表面的第一IC裸片。IC裸片模块还包括提供包括第二有源表面和第二非有源表面的第二IC裸片。制造IC裸片模块还包括：将第一IC裸片的第一非有源表面压缩结合到第二IC裸片的第二非有源表面，以将第一IC裸片耦合到第二IC裸片。方法还包括：将第一IC裸片的第一有源表面电耦合到第一金属化结构的至少一个第一互连层，以及将第二IC裸片的第二有源表面电耦合到第二金属化结构的至
少一个第二互连层。
附图说明
[0011]图1是示例性倒装芯片集成电路(IC)封装的侧视图，该封装包括多个半导体裸片，每个半导体裸片被表面安装在封装衬底上并且电连接到封装衬底中的金属化结构以进行裸片连接；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)封装，包括：第一金属化结构，包括至少一个第一互连层：第二金属化结构，包括至少一个第二互连层；以及IC裸片模块，被布置在所述第一金属化结构与所述第二金属化结构之间，所述IC裸片模块包括：第一IC裸片，包括第一有源表面和第一非有源表面；第二IC裸片，包括第二有源表面和第二非有源表面；以及压缩结合，在所述第一IC裸片的所述第一非有源表面与所述第二IC裸片的所述第二非有源表面之间，将所述第一IC裸片的所述第一非有源表面耦合到所述第二IC裸片的所述第二非有源表面；所述第一IC裸片的所述第一非有源表面电耦合到所述第一金属化结构的所述至少一个第一互连层；并且所述第二IC裸片的所述第二非有源表面电耦合到所述第二金属化结构的所述至少一个第二互连层。2.根据权利要求1所述的IC封装，其中：所述第一金属化结构被布置在第一水平平面内；所述第二金属化结构被布置在平行于所述第一水平平面的第二水平平面内；所述第一IC裸片被布置在平行于所述第一水平平面的第三水平平面内；并且所述第二IC裸片被布置在平行于所述第一水平平面的所述第二水平平面内。3.根据权利要求1所述的IC封装，其中：所述第一金属化结构包括第一再分布层(RDL)结构；并且所述第二金属化结构包括第二RDL结构。4.根据权利要求1所述的IC封装，其中：所述第一金属化结构包括第一封装衬底；并且所述第二金属化结构包括第二封装衬底。5.根据权利要求1所述的IC封装，其中：所述第一IC裸片的所述第一有源表面包括第一底部有源表面；所述第一IC裸片的所述第一非有源表面包括第一顶部非有源表面；所述第二IC裸片的所述第二有源表面包括第二底部有源表面；并且所述第二IC裸片的所述第二非有源表面包括第二顶部非有源表面。6.根据权利要求1所述的IC封装，其中：所述第一IC裸片还包括从所述第一有源表面暴露的至少一个第一裸片互连件；所述第二IC裸片还包括从所述第二有源表面暴露的至少一个第二裸片互连件；并且还包括：第一压缩结合，在所述至少一个第一裸片互连件与所述至少一个第一互连层之间，将所述至少一个第一裸片互连件电耦合到所述至少一个第一互连层；以及第二压缩结合，在所述至少一个第二裸片互连件与所述至少一个第二互连层之间，将所述至少一个第二裸片互连件电耦合到所述至少一个第二互连层。7.根据权利要求6所述的IC封装，其中：
所述第一金属化结构还包括电耦合到所述至少一个第一互连层的至少一个第一衬底互连件；所述第二金属化结构还包括电耦合到所述至少一个第二互连层的至少一个第二衬底互连件；所述至少一个第一裸片互连件电耦合到所述至少一个第一衬底互连件，以电耦合到所述至少一个第一互连层；并且所述至少一个第二裸片互连件电耦合到所述至少一个第二衬底互连，以电耦合到所述至少一个第二互连层。8.根据权利要求2所述的IC封装，其中：所述第一金属化结构在垂直于所述第一水平平面的高度轴线方向上的高度在十五(15)微米(μm)与150μm之间；并且所述第二金属化结构在垂直于所述第一水平平面的所述高度轴线方向上的高度在十五(15)μm与150μm之间。9.根据权利要求8所述的IC封装，其中所述IC裸片模块在垂直于所述第一水平平面的所述高度轴线方向上的高度在100μm与600μm之间。10.根据权利要求2所述的IC封装，其中所述IC裸片模块在垂直于所述第一水平平面的高度轴线方向上的高度与所述第一金属化结构和所述第二金属化结构在所述高度轴线方向上的组合高度的比率在0.33与20.0之间。11.根据权利要求1所述的IC封装，其中：所述IC裸片模块还包括第三IC裸片，所述第三IC裸片包括第三有源表面和第三非有源表面；所述第三IC裸片的所述第三非有源表面与所述第一IC裸片的所述第一非有源表面之间的压缩结合将所述第一IC裸片的所述第三非有源表面电耦合到所述第一IC裸片的所述第一非有源表面；并且所述第三IC裸片的所述第三非有源表面电耦合到所述第二金属化结构的所述至少一个第二互连层。12.根据权利要求11所述的IC封装，其中：所述第三IC裸片还包括从所述第三有源表面暴露的至少一个第三裸片互连件；并且还包括：第三压缩结合，在所述至少一个第三裸片互连件与所述至少一个第二互连层之间，将所述至少一个第三裸片互连件电耦合到所述至少一个第二互连层。13.根据权利要求1所述的IC封装，其中所述IC裸片模块还包括至少一个无源电气设备，所述至少一个无源电气设备被布置成与所述第一IC裸片和所述第二IC裸片相邻；所述至少一个无源电气设备电耦合到所述第一...

【专利技术属性】
技术研发人员：卫洪博，M，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：