MOS管电容版图及其形成方法、验证方法技术

本申请实施例涉及半导体领域，特别涉及一种MOS管电容版图及其形成方法、验证方法，MOS管电容版图包括：工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。本申请实施例有利于提高LVS一致性验证的效率。高LVS一致性验证的效率。高LVS一致性验证的效率。

【技术实现步骤摘要】
MOS管电容版图及其形成方法、验证方法


[0001]本申请实施例涉及半导体
，特别涉及一种MOS管电容版图及其形成方法、验证方法。

技术介绍

[0002]随着集成电路的构造变得更复杂且半导体制造工艺更精细，目前大量的半导体器件可以集成在集成电路中。集成电路中包括大量元器件，例如晶体管、电阻、电容等。
[0003]其中，电容可以由一个或多个MOS(Metal
‑
Oxide
‑
Semiconductor)管构成，MOS管的版图(layout)布局的优劣与电容的性能息息相关。为了验证版图布局是否符合要求，可以执行版图对原理图(layout versus schematic，LVS)一致性验证，以验证版图布局与电容器对应的原理图是否相同。
[0004]然而，目前针对MOS管电容的LVS验证存在验证效率低的问题。

技术实现思路

[0005]本申请实施例解决的技术问题为提供一种MOS管电容版图及其形成方法、验证方法，以至少解决LVS验证效率低的问题。
[0006]根据本申请的一些实施例，本申请一方面提供一种MOS管电容版图，包括：工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。
[0007]另外，所述电容识别层覆盖所述工作层的所有区域。
[0008]另外，所述电容识别层包括：第一识别层，所述第一识别层与所述工作层的所有区域正对；第二识别层，所述第二识别层位于所述工作层的外围。
[0009]另外，所述电容识别层为矩形。
[0010]另外，所述电容识别层具有沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，所述第一方向垂直于所述第二方向，所述第二边界两端分别与一所述第一边界连接；所述第一边界与所述栅极层的边界齐平。
[0011]另外，所述第二边界位于所述有源层的外围。
[0012]另外，所述电容识别层为矩形，且所述电容识别层的宽长比与所述工作层对应的MOS管的沟道宽长比相同。
[0013]根据本申请的一些实施例，本申请另一方面提供一种MOS管电容版图的形成方法，包括：建立工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；建立电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。
[0014]另外，建立所述电容识别层的方法包括：获取所述工作层对应的MOS管电容的沟道宽长比；基于所述沟道宽长比，建立呈矩形的所述电容识别层，且所述矩形的宽长比与所述
沟道宽长比相同。
[0015]根据本申请的一些实施例，本申请再一方面提供一种版图原理图一致性验证方法，包括：构建MOS管电容的等效总电容的等效电路图；构建至少2个如上述实施例所述的MOS管电容版图；基于所述电容识别层，识别出所有所述MOS管电容版图；获取识别出的所有所述MOS管电容版图对应的电容的实际总电容，并对所述实际总电容与所述等效总电容进行一致性验证。
[0016]另外，构建至少2个所述MOS管电容版图的方法，包括：构建具有不同沟道宽长比的至少2个所述MOS管电容版图。
[0017]另外，所述电容识别层为矩形，且所述电容识别层的宽长比与所述MOS管电容版图对应的MOS管的沟道宽长比相同；识别出所有所述MOS管电容版图，包括：识别每一所述MOS管电容版图对应的所述电容识别层的所述宽长比，且将所述宽长比作为所述MOS管电容版图对应的MOS管的沟道宽长比。
[0018]另外，构建等效总电容的等效电路图的方法，包括：基于所述等效总电容，生成单个MOS管，且所述MOS管的栅极接工作电源，源极和漏极均接地。
[0019]另外，获取所述实际总电容的方法，包括：获取识别出的每一所述MOS管电容版图的版图面积；基于每一所述版图面积，获取识别出的所有所述MOS管电容版图的版图面积总和；基于所述版图面积总和以及标准电容，获取所述实际总电容，其中，所述标准电容为标准MOS管电容版图对应的电容值，所述标准MOS管电容版图具有的沟道宽长比为1。
[0020]本申请实施例提供的技术方案具有以下优点：
[0021]本申请实施例提供的MOS管电容版图的技术方案中，包括用于定义MOS管的工作层，以及至少覆盖工作层的部分区域的电容识别层，该电容识别层的设置，使得不同的MOS管电容版图能够被同时识别出来，从而缩短了定位不同MOS管电容版图所需的时间，进而提升LVS一致性验证的效率。
附图说明
[0022]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0023]图1为一种电路原理图；
[0024]图2为与图1对应的MOS管电路版；
[0025]图3为本申请一实施例提供的MOS管电容版图的一种示意图；
[0026]图4为本申请实施例提供的MOS管电容版图的另一种结构示意图；
[0027]图5为本申请实施例提供的MOS管电容版图的形成方法的流程示意图；
[0028]图6为本申请实施例提供的版图原理图一致性验证的流程示意图；
[0029]图7为本申请实施例提供的等效电路图；
[0030]图8为本申请实施例提供的MOS管电容版图的结构示意图。
具体实施方式
[0031]由
技术介绍
可知，目前针对MOS管电容的LVS一致性验证存在效率低的问题。
[0032]为了合理利用版图布局空间，通常会布局多个MOS管电容版图，且每一MOS管电容版图对应的MOS管沟道宽长比可能也会不同，相对应的，电路原理图也包括多个MOS管。具体地，以需布局3个MOS管电容版图为例，图1为一种电路原理图，图2为与图1对应的MOS管电路版图。
[0033]参考图1，电路原理图包括：第一MOS管11、第二MOS管12以及第三MOS管13，且第一MOS管11、第二MOS管12以及第三MOS管13的栅极均电连接至工作电源VDD，漏极以及源极均接地VSS。
[0034]参考图2，MOS管电容版图包括：第一版图10、第二版图20以及第三版图30，第一版图10、第二版图20以及第三版图30均包括有源层21、栅极层22、位于栅极层22一侧的源极层23以及位于栅极层22另一侧的漏极层24；其中，第一版图10对应的沟道宽长比与第一MOS管11的沟道宽长比相同，第二版图20对应的沟道宽长比与第二MOS管12的沟道宽长比相同，第三版图30对应的沟道宽长比与第三MOS管13的沟道宽长比相同。
[0035]在进行版图原理图一致性验证期间，需要对第一版图10与第一MOS管11进行一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS管电容版图，其特征在于，包括：工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。2.如权利要求1所述的MOS管电容版图，其特征在于，所述电容识别层覆盖所述工作层的所有区域。3.如权利要求2所述的MOS管电容版图，其特征在于，所述电容识别层包括：第一识别层，所述第一识别层与所述工作层的所有区域正对；第二识别层，所述第二识别层位于所述工作层的外围。4.如权利要求1或2所述的MOS管电容版图，其特征在于，所述电容识别层为矩形。5.如权利要求4所述的MOS管电容版图，其特征在于，所述电容识别层具有沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，所述第一方向垂直于所述第二方向，所述第二边界两端分别与一所述第一边界连接；所述第一边界与所述栅极层的边界齐平。6.如权利要求5所述的MOS管电容版图，其特征在于，所述第二边界位于所述有源层的外围。7.如权利要求1所述的MOS管电容版图，其特征在于，所述电容识别层为矩形，且所述电容识别层的宽长比与所述工作层对应的MOS管的沟道宽长比相同。8.一种如权利要求1
‑
7任一项所述的MOS管电容版图的形成方法，其特征在于，包括：建立工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；建立电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。9.如权利要求8所述的形成方法，其特征在于，建立所述电容识别层的方法包括：获取所述工作层对...

【专利技术属性】
技术研发人员：汪配焕，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：