一种电感器制造技术

本实用新型专利技术公开一种电感器，包括磁体和多个嵌设在磁体内的线圈组件；线圈组件包括导电板和绝缘板；导电板和绝缘板交替层叠设置，且绝缘板设于导电板之间；在磁体内部形成导通的线圈回路，以此形成耦合式电感器，且在具有多个线圈组件的耦合式电感器中能有效地控制线圈组件之间的磁耦合程度，同时多组线圈组件一体成型安装，提高了耦合式电感器小型化程度，从而保证了耦合式电感器的小型化和可靠性。从而保证了耦合式电感器的小型化和可靠性。从而保证了耦合式电感器的小型化和可靠性。

【技术实现步骤摘要】
一种电感器


[0001]本技术涉及电感器
，尤其涉及一种电感器。

技术介绍

[0002]随着电子产品的快速发展，高频化、集成化、小型化是其技术发展的趋势，对功率型电感器总体上要求是小型化、薄型化、高频、低DCR(Direct Current Resistance，直流电阻)、大电流、低EMI(Electromagnetic Interference，电磁干扰)和低制造成本。
[0003]由于电子产品内部的可用安装空间越来越少，对于可减少安装面积的耦合式电感器的需求也日益增加。

技术实现思路

[0004]本技术所要解决的技术问题是：提供一种电感器，能够保证耦合式电感器的小型化和可靠性。
[0005]为了解决上述技术问题，本技术采用的技术方案为：
[0006]一种电感器，包括磁体和多个嵌设在所述磁体内的线圈组件；
[0007]所述线圈组件包括导电板和绝缘板；
[0008]所述导电板和所述绝缘板交替层叠设置，且所述绝缘板设于所述导电板之间。
[0009]进一步地，多个所述线圈组件并列嵌设在所述磁体内。
[0010]进一步地，所述导电板包括通孔和依次层叠的第一线圈图案层、基体、第二线圈图案层和第二导电镀层；
[0011]所述通孔贯穿所述第一线圈图案层和所述基体；
[0012]所述第一线圈图案层远离所述基体的一侧设有第一导电镀层。
[0013]进一步地，所述绝缘板与所述第二线圈图案层对应的位置设有导孔，且所述导孔内设有导电浆料。<br/>[0014]进一步地，所述基体的大小等于所述第一线圈图案层的大小。
[0015]进一步地，所述基体的大小大于所述第一线圈图案层的大小，且所述基体的大小与所述第一线圈图案层的大小的比值大于1且小于或等于1.1。
[0016]进一步地，所述绝缘板的大小大于所述第二线圈图案层的大小。
[0017]进一步地，所述第一线圈图案层的表面设有第一绝缘层，所述第二线圈图案层的表面设有第二绝缘层。
[0018]进一步地，所述第一绝缘层和所述第二绝缘层的厚度为2
‑
10μm。
[0019]本技术的有益效果在于：设置磁体和多个嵌设在磁体内的线圈组件，线圈组件包括导电板和绝缘板，导电板和绝缘板交替层叠设置，且绝缘板设于导电板之间，通过导电板和绝缘板交替层叠，在磁体内部形成导通的线圈回路，以此形成耦合式电感器，且在具有多个线圈组件的耦合式电感器中能有效地控制线圈组件之间的磁耦合程度，同时多组线圈组件一体成型安装，提高了耦合式电感器小型化程度，从而保证了耦合式电感器的小型
化和可靠性。
附图说明
[0020]图1为本技术实施例的一种电感器的整体结构示意图；
[0021]图2为本技术实施例的一种电感器的沿X方向上的截面示意图；
[0022]图3为本技术实施例的一种电感器的设有通孔的导电板的截面示意图；
[0023]标号说明：
[0024]1、磁体；2、线圈组件；3、导电板；31、通孔；32、第一线圈图案层；33、基体；34、第二线圈图案层；35、第二导电镀层；36、第一导电镀层；4、绝缘板；41、导孔；5、第一端子电极；6、第二端子电极；7、第一连接部；8、第二连接部。
具体实施方式
[0025]为详细说明本技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。
[0026]请参照图1，本技术实施例提供了一种电感器，包括磁体和多个嵌设在所述磁体内的线圈组件；
[0027]所述线圈组件包括导电板和绝缘板；
[0028]所述导电板和所述绝缘板交替层叠设置，且所述绝缘板设于所述导电板之间。
[0029]从上述描述可知，本技术的有益效果在于：设置磁体和多个嵌设在磁体内的线圈组件，线圈组件包括导电板和绝缘板，导电板和绝缘板交替层叠设置，且绝缘板设于导电板之间，通过导电板和绝缘板交替层叠，在磁体内部形成导通的线圈回路，以此形成耦合式电感器，且在具有多个线圈组件的耦合式电感器中能有效地控制线圈组件之间的磁耦合程度，同时多组线圈组件一体成型安装，提高了耦合式电感器小型化程度，从而保证了耦合式电感器的小型化和可靠性。
[0030]进一步地，多个所述线圈组件并列嵌设在所述磁体内。
[0031]由上述描述可知，多个线圈组件并列嵌设在磁体内，能够形成多个并行独立的导通回路结构，以实现耦合式电感。
[0032]进一步地，所述导电板包括通孔和依次层叠的第一线圈图案层、基体、第二线圈图案层和第二导电镀层；
[0033]所述通孔贯穿所述第一线圈图案层和所述基体；
[0034]所述第一线圈图案层远离所述基体的一侧设有第一导电镀层。
[0035]由上述描述可知，导电板的第一线圈图案层可通过第一导电镀层穿过通孔与第二线圈图案层连接，以此形成一个导通回路，实现了电感器的基本工作性能。
[0036]进一步地，所述绝缘板与所述第二线圈图案层对应的位置设有导孔，且所述导孔内设有导电浆料。
[0037]由上述描述可知，绝缘板与第二线圈图案层对应的位置设有导孔，且导孔内设有导电浆料，以此绝缘板在实现绝缘的同时，不影响两个导电板的互通。
[0038]进一步地，所述基体的大小等于所述第一线圈图案层的大小。
[0039]进一步地，所述基体的大小大于所述第一线圈图案层的大小，且所述基体的大小
与所述第一线圈图案层的大小的比值大于1且小于或等于1.1。
[0040]由上述描述可知，基体的大小等于或大于第一线圈图案层的大小，大于时基体的大小与第一线圈图案层的大小的比值大于1且小于或等于1.1，从而可灵活设置线圈组件的结构。
[0041]进一步地，所述绝缘板的大小大于所述第二线圈图案层的大小。
[0042]由上述描述可知，通过绝缘板实现绝缘，确保耦合式电感器的工作稳定性，从而提高了耦合式电感器的可靠性。
[0043]进一步地，所述第一线圈图案层的表面设有第一绝缘层，所述第二线圈图案层的表面设有第二绝缘层。
[0044]由上述描述可知，第一线圈图案层的表面设有第一绝缘层，第二线圈图案层的表面设有第二绝缘层，可提高电感元件的层间绝缘性。
[0045]进一步地，所述第一绝缘层和所述第二绝缘层的厚度为2
‑
10μm。
[0046]由上述描述可知，将第一绝缘层和第二绝缘层的厚度设置为2
‑
10μm，保证了最佳的绝缘效果。
[0047]本技术上述的电感器能够适用于需要具有小型化和可靠性要求的电感器的场景，以下通过具体实施方式进行说明：
[0048]实施例一
[0049]请参照图1
‑
图3，本实施例的一种电感器，包括磁体1和多个嵌设在所述磁体1内的线圈组件2；所述线圈组件2包括导电板3和绝缘本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电感器，其特征在于，包括磁体和多个嵌设在所述磁体内的线圈组件；所述线圈组件包括导电板和绝缘板；所述导电板和所述绝缘板交替层叠设置，且所述绝缘板设于所述导电板之间。2.根据权利要求1所述的一种电感器，其特征在于，多个所述线圈组件并列嵌设在所述磁体内。3.根据权利要求1所述的一种电感器，其特征在于，所述导电板包括通孔和依次层叠的第一线圈图案层、基体、第二线圈图案层和第二导电镀层；所述通孔贯穿所述第一线圈图案层和所述基体；所述第一线圈图案层远离所述基体的一侧设有第一导电镀层。4.根据权利要求3所述的一种电感器，其特征在于，所述绝缘板与所述第二线圈图案层对应的位置设有导孔，且所述导孔内设有导电浆料。5.根据...

【专利技术属性】
技术研发人员：刘开煌，杨雪薇，虞成城，
申请(专利权)人：深圳市信维通信股份有限公司，
类型：新型
国别省市：