半导体装置及其制造方法制造方法及图纸

半导体装置(100)具备：半导体衬底(10)，具有主面(10a)；p导电型的基极区域(30)，在半导体衬底中形成在主面侧的表层；n导电型的发射极区域(31)，形成在基极区域的表层；n导电型的集电极区域(32)，在主面侧的表层中与发射极区域分离而形成；以及STI分离部(40)，形成在主面。STI分离部的第2分离部(402)具有供基极区域与发射极区域之间的接合界面相接的热氧化膜(402b)。膜(402b)。膜(402b)。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
[0001]关联申请的相互参照
[0002]本申请基于2020年6月16日提出的日本专利申请第2020－103997号，这里引用其全部内容。


[0003]本说明书的公开内容涉及半导体装置及其制造方法。

技术介绍

[0004]专利文献1公开了具备双极型晶体管的半导体装置。现有技术文献的记载内容作为该说明书中的技术要素的说明而通过参照进行引用。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：日本特开2010－114292号公报

技术实现思路

[0008]专利文献1的半导体装置中，在发射极区域上及基极区域的接触区域上具有自对准硅化物(salicide)层。在基极区域上，在自对准硅化物层的周围形成有用来防止自对准硅化物层的形成的自对准硅化物保护体层。基极区域与发射极区域之间的接合界面与自对准硅化物保护体层相接。在该结构下，有电流放大率低的问题。在上述观点下、或者在没有言及的其他观点下，对于半导体装置要求进一步的改良。
[0009]本专利技术是鉴于这样的问题而做出的，目的在于提供电流放大率高的半导体装置及其制造方法。
[0010]这里公开的半导体装置，具备：半导体衬底，具有主面；第1导电型的基极区域，在半导体衬底中形成在主面侧的表层；与第1导电型相反的第2导电型的发射极区域，形成在基极区域的表层；第2导电型的集电极区域，在主面侧的表层中与发射极区域分离而形成；以及元件分离绝缘膜，形成在主面，具有供基极区域与发射极区域之间的接合界面相接的热氧化膜。
[0011]根据公开的半导体装置，在半导体衬底的主面设有元件分离绝缘膜。基极区域与发射极区域之间的接合界面与元件分离绝缘膜的热氧化膜相接。由此，能够抑制集电极电流被晶体缺陷俘获。结果，能够提供电流放大率高的半导体装置。
[0012]这里公开的半导体装置的制造方法，在半导体衬底的主面形成具有热氧化膜的元件分离绝缘膜；为了形成基极区域及发射极区域，使用共用的光掩模，对从元件分离绝缘膜的开口部露出的部分，离子注入第1导电型的杂质，接着离子注入与第1导电型相反的第2导电型的杂质；通过热处理使杂质扩散，以使基极区域与发射极区域之间的接合界面与热氧化膜相接的方式形成基极区域及发射极区域。
[0013]根据公开的制造方法，基极区域与发射极区域之间的接合界面与元件分离绝缘膜
的热氧化膜相接。由此，能够形成电流放大率高的半导体装置。此外，通过共用的光掩模，进行用来形成基极区域和发射极区域的杂质的离子注入。由此，能够以低成本提供电流转换率高的半导体装置。
[0014]本说明书公开的多个形态为了达成各自的目的而采用相互不同的技术手段。权利要求及其项目中记载的括号内的标号例示性地表示与后述实施方式的部分的对应关系，并不意欲限定技术范围。本说明书中公开的目的、特征及效果通过参照后续的详细说明及附图会更加明确。
附图说明
[0015]图1是表示第1实施方式的半导体装置的概略结构的平面图。
[0016]图2是沿着图1的II－II线的剖视图。
[0017]图3是表示STI分离部周边的剖视图。
[0018]图4是表示半导体装置的制造方法的剖视图。
[0019]图5是表示半导体装置的制造方法的剖视图。
[0020]图6是表示半导体装置的制造方法的剖视图。
[0021]图7是表示半导体装置的制造方法的剖视图。
[0022]图8是表示半导体装置的制造方法的剖视图。
[0023]图9是表示集电极电流Ic与电流放大率hFE的关系的图。
[0024]图10是表示变形例的剖视图。
[0025]图11是表示第2实施方式的半导体装置的剖视图。
[0026]图12是表示布线部的配置的平面图。
具体实施方式
[0027]以下基于附图说明多个实施方式。在多个实施方式中，有时对于在功能上及/或构造上对应的部分及/或建立了关联的部分赋予相同的标号。关于对应的部分及/或建立了关联的部分，能够参照其他实施方式的说明。
[0028](第1实施方式)
[0029]在本实施方式中，对形成有npn型的双极型晶体管的半导体装置进行说明。p型相当于第1导电型，n型相当于第2导电型。
[0030]<半导体装置>
[0031]基于图1、图2及图3对半导体装置的概略构造进行说明。图1是半导体装置的平面图。图1表示了基极区域、发射极区域及集电极区域与STI分离部的位置关系。在图1中，为了方便而省略了硅化物层等的半导体装置的要素的一部分。在图1中，为了明确化而对STI分离部施以了阴影。图2是沿着图1的II－II线的剖视图。图3是表示STI分离部(第2分离部)周边的剖视图。在图3中，将基极区域及发射极区域简单化而图示。此外，关于硅化物层或硅化物阻挡层也省略了图示。
[0032]以下，将半导体衬底的板厚方向设为Z方向。将与Z方向正交且发射极区域与集电极区域的排列方向设为Y方向。将与Z方向及Y方向这两个方向正交的方向设为X方向。只要没有特别声明，就将从Z方向平面观察到的形状、换言之沿着由X方向及Y方向规定的XY面的
形状设为平面形状。有将从Z方向进行的平面观察简单表示为平面观察的情况。
[0033]如图1及图2所示，半导体装置100具备半导体衬底10、沟槽分离部20、基极区域30、发射极区域31、集电极区域32和STI分离部40。
[0034]半导体衬底10具有支承衬底11、埋入绝缘膜12和活性层13。支承衬底11由n型的硅衬底等构成。埋入绝缘膜12由硅氧化膜等构成，配置在支承衬底11的一面。埋入绝缘膜12为了确保支承衬底11与活性层13之间的绝缘性而例如具有几μm的厚度。活性层13隔着埋入绝缘膜12而层叠在支承衬底11上。本实施方式的活性层13是将n型的杂质向p型的半导体层进行离子注入而形成的n型的半导体层。
[0035]这样，在本实施方式中，作为半导体衬底10而使用SOI衬底。SOI是Silicon On Insulator(绝缘体上硅)的简称。半导体衬底10具有主面10a，该主面10a包含活性层13的表面。
[0036]沟槽分离部20将活性层13区划为元件区域14和元件区域14以外的区域。沟槽分离部20将活性层13元件分离。元件区域14以外的区域例如是场接地(field ground)区域。
[0037]沟槽分离部20通过在以从主面10a即活性层13的表面达到埋入绝缘膜12的方式形成的沟槽(槽)中埋入绝缘膜而形成。绝缘膜通过热氧化及/或沉积的绝缘材料的埋入而配置在槽内。
[0038]基极区域30、发射极区域31及集电极区域32是构成双极型晶体管的杂质的扩散区域。这些扩散区域形成在上述的元件区域14中。构成双极型晶体管的元件区域14如图1所示那样，平面形状呈以Y方向为较长方向、以X方向为较短方向的大致长方形。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，具备：半导体衬底(10)，具有主面(10a)；第1导电型的基极区域(30)，在上述半导体衬底中形成在上述主面侧的表层；与上述第1导电型相反的第2导电型的发射极区域(31)，形成在上述基极区域的表层；上述第2导电型的集电极区域(32)，在上述主面侧的表层中与上述发射极区域分离而形成；以及元件分离绝缘膜(40、402)，形成在上述主面，具有供上述基极区域与上述发射极区域之间的接合界面相接的热氧化膜(402b)。2.如权利要求1所述的半导体装置，其特征在于，上述基极区域与上述发射极区域之间的接合界面与上述元件分离绝缘膜的底面相接。3.如权利要求1或2所述的半导体装置，其特征在于，上述基极区域具有：第1区域(301)，将上述发射极区域包含在内；以及第2区域(302)，从上述第1区域向上述集电极区域侧延伸，杂质浓度比上述第1区域高。4...

【专利技术属性】
技术研发人员：池浦奖悟，中野敬志，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：