光电二极管的制造方法技术

本发明专利技术提供一种光电二极管的制造方法，供衬底，在所述衬底上形成有第一外延层以及位于所述第一外延层上的刻蚀阻挡层；在所述刻蚀阻挡层上形成光刻胶层，利用光刻打开所述光刻胶层使得其下方的所述刻蚀阻挡层裸露，之后去除裸露的所述刻蚀阻挡层使得其下方的所述第一外延层裸露，用以定义出刻蚀图形，所述刻蚀图形用于定义出光电二极管图案，相邻两个所述刻蚀图形间距离小于或等于预设值；刻蚀裸露的所述第一外延层形成沟槽，在所述沟槽中形成侧壁保护层；利用各向异性的刻蚀方法刻蚀所述沟槽底部的所述侧壁保护层及其下方的所述第一外延层。本发明专利技术可以减小凹槽间外延层各向同性刻蚀的量，光电二极管尺寸增大，副产物较少，不易产生缺陷。产生缺陷。产生缺陷。

【技术实现步骤摘要】
光电二极管的制造方法


[0001]本专利技术涉及半导体
，特别是涉及一种光电二极管的制造方法。

技术介绍

[0002]在制作小尺寸超深光电二极管器件时，通过P型硅外延填充像素区深沟槽形成隔离。可以避开光刻和离子注入在纵向深度上的工艺限制。然而由于图形设计特点导致现有方案光电二极管结构连接处尺寸较大，在利用各向同性刻蚀深沟槽形成光电二极管时，需要刻蚀的量较大，容易产生较多副产物，形成缺陷，同时光电二极管尺寸也因此受到限制,降低了满阱容量。
[0003]为解决上述问题，需要提出一种新型的光电二极管的制造方法。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种光电二极管的制造方法，用于解决现有技术中在制作小尺寸超深光电二极管器件时，通过P型硅外延填充像素区深沟槽形成隔离。可以避开光刻和离子注入在纵向深度上的工艺限制。然而由于图形设计特点导致现有方案光电二极管结构连接处尺寸较大，在利用各向同性刻蚀深沟槽形成光电二极管时，需要刻蚀的量较大，容易产生较多副产物，形成缺陷，同时光电二极管尺寸也因此受到限制,降低了满阱容量的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种光电二极管的制造方法，包括：
[0006]步骤一、提供衬底，在所述衬底上形成有第一外延层以及位于所述第一外延层上的刻蚀阻挡层；
[0007]步骤二、在所述刻蚀阻挡层上形成光刻胶层，利用光刻打开所述光刻胶层使得其下方的所述刻蚀阻挡层裸露，之后去除裸露的所述刻蚀阻挡层使得其下方的所述第一外延层裸露，用以定义出刻蚀图形，所述刻蚀图形用于定义出光电二极管图案，相邻两个所述刻蚀图形间距离小于或等于预设值；
[0008]步骤三、刻蚀裸露的所述第一外延层形成沟槽，在所述沟槽中形成侧壁保护层；
[0009]步骤四、利用各向异性的刻蚀方法刻蚀所述沟槽底部的所述侧壁保护层及其下方的所述第一外延层，之后利用各向同性的刻蚀方法将相邻所述沟槽间的间隔区域在宽度方向上打通；
[0010]步骤五、在所述沟槽上形成位于所述侧壁保护层下方的本征外延层，之后在所述本征外延层上形成第二外延层，所述第二外延层为空气隔离结构，所述沟槽的侧壁为充满空气的一圈封闭的薄壁空间，去除所述侧壁保护层和所述刻蚀阻挡层，之后利用淀积、研磨形成填充剩余所述凹槽的第三外延层。
[0011]优选地，步骤一中的所述衬底为硅衬底。
[0012]优选地，步骤一中的所述衬底为P型衬底，所述第一外延层为N型外延层。
[0013]优选地，步骤一中的所述第一外延层的厚度为3至6微米。
[0014]优选地，步骤一中的所述刻蚀阻挡层的材料为二氧化硅、氮化硅中的至少一种。
[0015]优选地，步骤一中的所述刻蚀阻挡层的厚度为600至800纳米。
[0016]优选地，步骤二中的所述刻蚀图形的形状为十字形，所述第一刻蚀图形在第一、二方向依次等距分布，所述第一方向与所述第二方向相垂直，四个所述刻蚀图形间的区域定义为所述光电二极管图案。
[0017]优选地，步骤二中的所述刻蚀图形为中间矩形两端半圆的形状，四个首尾依次错位分布的所述刻蚀图形间的区域定义为所述光电二极管图案。
[0018]优选地，步骤三中所述凹槽的的深度为0.3至0.6微米。
[0019]优选地，步骤三中所述侧壁保护层的材料为二氧化硅、氮化硅中的至少一种。
[0020]优选地，步骤四中利用各向异性的刻蚀方法刻蚀所述沟槽底部的所述侧壁保护层及其下方的所述第一外延层，使得所述凹槽在所述第一外延层上的深度为2.4至2.7微米。
[0021]优选地，步骤五中的所述第二外延层为P型外延层、所述第三外延层为本征外延层。
[0022]优选地，步骤五中的所述本征外延的厚度为80至100纳米。
[0023]如上所述，本专利技术的光电二极管的制造方法，具有以下有益效果：
[0024]本专利技术可以减小凹槽间外延层各向同性刻蚀的量，光电二极管尺寸增大，副产物较少，不易产生缺陷。
附图说明
[0025]图1显示为现有技术中的刻蚀图形示意图；
[0026]图2显示为本专利技术实施例一的刻蚀图形示意图；
[0027]图2A至图2J显示为本专利技术实施例一的光电二极管制造示意图；
[0028]图3显示为本专利技术实施例二的发刻蚀图示意图；
[0029]图3A至图3J显示为本专利技术实施例二的光电二极管制造示意图；
[0030]图4显示为本专利技术的工艺流程示意图。
具体实施方式
[0031]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0032]实施例一
[0033]请参阅图4，本专利技术提供一种光电二极管的制造方法，包括：
[0034]步骤一，提供衬底101，在衬底101上形成有第一外延层102以及位于第一外延层102上的刻蚀阻挡层103；
[0035]在本专利技术的实施例中，步骤一中的衬底101为硅衬底101，衬底101可通过掺杂形成为P型衬底101或N型衬底101。
[0036]在本专利技术的实施例中，步骤一中的衬底101为P型衬底101，第一外延层102为N型外延层。
[0037]在本专利技术的实施例中，步骤一中的第一外延层102的厚度为3至6微米，例如3微米、4微米、5微米、6微米。
[0038]在本专利技术的实施例中，步骤一中的刻蚀阻挡层103的材料为二氧化硅、氮化硅中的至少一种。
[0039]在本专利技术的实施例中，步骤一中的刻蚀阻挡层103的厚度为600至800纳米，例如600纳米、700纳米、800纳米。
[0040]步骤二，在刻蚀阻挡层103上形成光刻胶层，利用光刻(曝光、显影、坚膜、烘焙等步骤)打开光刻胶层使得其下方的刻蚀阻挡层103裸露，形成如图2A所示的结构，之后去除裸露的刻蚀阻挡层103使得其下方的第一外延层102裸露，去除裸露的刻蚀阻挡层103的方法通常可为湿法刻蚀或干法刻蚀，用以定义出刻蚀图形200，刻蚀图形200用于定义出光电二极管图案，即通过沟槽隔离形成多个像素单元，相邻两个刻蚀图形200间距离小于或等于预设值；
[0041]在本专利技术的实施例中，请参阅图2，步骤二中的刻蚀图形200的形状为十字形，第一刻蚀图形200在第一、二方向依次等距分布，第一方向与第二方向相垂直，多个刻蚀图形200呈矩阵分布，其中每四个刻蚀图形200间的区域定义为光电二极管图案，通过控制相邻两刻蚀图形200间距离小于或等于预设值，可调节之后凹槽间外延层各向同性刻蚀的量。
[0042]步骤三，刻蚀裸露的第一外延层102形成沟槽，形成如图2B所示的结构，通常刻蚀的方法为各向异性的干法刻蚀，在沟槽中形成侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电二极管的制造方法，其特征在于，至少包括：步骤一、提供衬底，在所述衬底上形成有第一外延层以及位于所述第一外延层上的刻蚀阻挡层；步骤二、在所述刻蚀阻挡层上形成光刻胶层，利用光刻打开所述光刻胶层使得其下方的所述刻蚀阻挡层裸露，之后去除裸露的所述刻蚀阻挡层使得其下方的所述第一外延层裸露，用以定义出刻蚀图形，所述刻蚀图形用于定义出光电二极管图案，相邻两个所述刻蚀图形间距离小于或等于预设值；步骤三、刻蚀裸露的所述第一外延层形成沟槽，在所述沟槽中形成侧壁保护层；步骤四、利用各向异性的刻蚀方法刻蚀所述沟槽底部的所述侧壁保护层及其下方的所述第一外延层，之后利用各向同性的刻蚀方法将相邻所述沟槽间的间隔区域在宽度方向上打通；步骤五、在所述沟槽上形成位于所述侧壁保护层下方的本征外延层，之后在所述本征外延层上形成第二外延层，所述第二外延层为空气隔离结构，所述沟槽的侧壁为充满空气的一圈封闭的薄壁空间，去除所述侧壁保护层和所述刻蚀阻挡层，之后利用淀积、研磨形成填充剩余所述凹槽的第三外延层。2.根据权利要求1所述的光电二极管的制造方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的光电二极管的制造方法，其特征在于：步骤一中的所述衬底为P型衬底，所述第一外延层为N型外延层。4.根据权利要求1所述的光电二极管的制造方法，其特征在于：步骤一中的所述第一外延层的厚度为3至6微米。5.根据权利要求1所述的光电二极管的制造方法，其特征在于：步骤一...

【专利技术属性】
技术研发人员：常富强，范晓，李佳龙，赵德鹏，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：