集成电路封装和支撑基板制造技术

本实用新型专利技术涉及一种集成电路封装和支撑基板。集成电路封装包括：由绝缘芯层、绝缘芯层之上的导电层和导电层之上的阻焊层形成，其中支撑基板包括裸片附接位置和第一连接垫；集成电路芯片，具有带第二连接垫的正面和背面，其中背面在裸片附接位置处安装在支撑基板的上表面上；其中支撑基板的上表面包括位于裸片附接位置内的腔体，腔体延伸到集成电路芯片的所述背面之下，腔体包括其中不存在阻焊层和导电层的至少部分的区域；以及第一连接垫与第二连接垫之间的键合线。接垫之间的键合线。接垫之间的键合线。

【技术实现步骤摘要】
集成电路封装和支撑基板


[0001]本文的实施例涉及集成电路封装和支撑基板，特别是控制安装有集成电路裸片的集成电路封装的层压基板的翘曲。

技术介绍

[0002]图1示出集成电路封装10的一部分的横截面。封装10包括层压基板12。层压基板12由多个层的层压形成，这些层包括：绝缘(例如，FR4
‑
阻燃剂4)芯层14；在芯层14的每个相对表面上的导电(铜)层18a、18b；在每个铜层18a、18b上的预浸料层16a、16b；在每个预浸料层16a、16b上的导电(铜)层18c、18d；以及在每个铜层18c、18d上的阻焊层20a、20b。层压基板12还可以包括电镀过孔(未明确示出)，其将铜层18a、18c的一部分电连接到铜层18b、18d的一部分。层压基板12可以采用印刷电路板PCB的形式。
[0003]集成电路裸片30安装至层压基板12的上表面。集成电路裸片30包括背面32和正面34。在正面34上提供多个集成电路电连接垫36。使用粘合材料38(例如裸片附接胶水或胶带)，在层压基板12上表面处，将集成电路裸片30的背面32附接至阻焊层20a。
[0004]在阻焊层20a中选择性地制成开口40，以露出提供层压基板12的连接垫42的铜层18c的相应部分。键合线43在电连接垫36到相应的连接垫42之间电连接。
[0005]在阻焊层20b中选择性地制成开口44，以露出提供层压基板12的连接垫46的铜层18d的相应部分。将焊球48安装至连接垫46。
[0006]罩体(或盖子)50附接至层压基板12以包封集成电路裸片30。可选地，包封体可以在层压基板12上被二次注模以包封集成电路芯片30。
[0007]集成电路裸片30的硅材料与层压基板12之间的热膨胀系数CTE存在已知的不匹配。例如，硅的CTE约为2.8ppm/℃，塑料基板的CTE约为15ppm/℃。CTE中的这种不匹配可能导致设备翘曲的风险，这会产生许多问题，诸如难以附接罩体50；损坏集成电路裸片30的硅材料或粘合材料38；以及修改集成电路裸片30的电子电路的操作(例如，操作参数漂移)。
[0008]本领域需要解决设备翘曲的问题。

技术实现思路

[0009]根据本技术，可以克服上述技术问题，有助于实现以下优点：控制安装有集成电路裸片的集成电路封装的层压基板的翘曲。
[0010]在一个实施例中，集成电路封装包括：由绝缘芯层、绝缘芯层之上的导电层和导电层之上的阻焊层形成的支撑基板，其中支撑基板包括裸片附接位置和第一连接垫；集成电路芯片，具有带第二连接垫的正面和背面，其中背面在裸片附接位置处安装至支撑基板的上表面；其中支撑基板的上表面包括位于裸片附接位置内的腔体，所述腔体延伸到集成电路芯片的背面之下，所述腔体包括一个其中不存在阻焊层和导电层的至少一部分的区域；以及第一和第二连接垫之间的键合线。
[0011]根据某些实施例，集成电路芯片的外围部分的下方存在所述腔体，所述第二连接
垫位于所述外围部分。
[0012]根据某些实施例，集成电路芯片的外围部分的下方不存在所述腔体，所述第二连接垫位于所述外围部分。
[0013]根据某些实施例，导电层的不存在的所述部分是所述腔体内所述导电层厚度的一部分。
[0014]根据某些实施例，导电层的不存在的所述部分是所述腔体内所述导电层的整个厚度。
[0015]根据某些实施例，绝缘芯层是FR4材料层。
[0016]根据某些实施例，导电层是铜层。
[0017]根据某些实施例，成电路封装还包括粘合层，所述粘合层用于将所述集成电路芯片的所述背面附接至所述支撑基板的所述上表面。
[0018]根据某些实施例，腔体延伸到所述裸片附接位置之外。
[0019]根据某些实施例，腔体延伸到所述集成电路芯片的外边缘之外。
[0020]根据某些实施例，集成电路封装还包括安装至支撑基板的罩体，并且所述罩体被配置为包封所述集成电路芯片。
[0021]根据某些实施例，在所述裸片附接位置内存在的所述阻焊层的剩余部分和所述导电层的剩余部分形成基座，其中所述集成电路芯片的所述背面安装至所述基座。
[0022]根据某些实施例，腔体完全包围所述基座。
[0023]根据某些实施例，腔体部分地包围所述基座。
[0024]在一个实施例中，一种支撑基板用于集成电路封装，该支撑基板包括：绝缘芯层；在绝缘芯层之上的导电层；在导电层之上的阻焊层；以及在用于所述支撑基板的裸片附接位置处，在支撑基板上的表面中的腔体，该腔体包括其中不存在阻焊层和导电层的至少一部分的区域。
[0025]根据某些实施例，竖直地在安装至所述裸片附接位置的集成电路芯片的正面上的连接垫将被定位的位置之下，在所述裸片附接位置处在所述支撑基板的所述上表面中不存在所述腔体。
[0026]根据某些实施例，导电层的不存在的所述部分是所述腔体内所述导电层厚度的一部分。导电层的不存在的所述部分是所述腔体内所述导电层的整个厚度。绝缘芯层是FR4材料层。
[0027]根据某些实施例，导电层是铜层。
[0028]根据某些实施例，腔体延伸到所述裸片附接位置之外。
[0029]根据某些实施例，在所述裸片附接位置内存在的所述阻焊层的剩余部分和所述导电层的剩余部分形成基座，其中所述集成电路芯片的背面安装至基座。
[0030]根据某些实施例，腔体完全包围所述基座。
[0031]根据某些实施例，腔体部分地包围所述基座。
附图说明
[0032]为了更好地理解实施例，现在仅通过示例参考附图，其中：
[0033]图1是集成电路封装一部分的横截面；
[0034]图2是一部分集成电路封装的横截面；
[0035]图3A
‑
图3B是替代实施例的横截面；
[0036]图4A
‑
图4D是示出用于提供腔体的各种布置的简化的横截面图；以及
[0037]图5A
‑
图5B是示出腔体与裸片附接位置和安装的集成电路芯片之间关系的俯视图。
具体实施方式
[0038]要注意的是，图纸不一定按比例呈现，为了便于理解所示结构，已经对尺寸、形状、厚度等进行了一些夸大。
[0039]图2示出了集成电路封装60的一部分的横截面。封装60包括层压(支撑)基板62。层压基板62由多个层的层压形成，这些层包括：绝缘(例如，FR4
–
阻燃剂4)芯层64；导电(铜)层68a；在芯层64的每个相对表面上的68b；在每个铜层68a、68b上的预浸料层66a、66b；在每个预浸料层66a、66b上的导电(铜)层68c、68d；以及在每个铜层68c、68d上的阻焊层70a、70b。层压基板62还可以包括电镀过孔(未明确示出)，其将铜层68a、68b的一部分电连接到铜层68c、68d的一部分。层压基板62可以采用印刷电路板PCB的形式。
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路封装，其特征在于，所述集成电路封装包括：支撑基板，由绝缘芯层、绝缘芯层之上的导电层和所述导电层之上的阻焊层形成，其中所述支撑基板包括裸片附接位置和第一连接垫；集成电路芯片，具有带第二连接垫的正面、以及背面，其中所述背面在所述裸片附接位置处安装在所述支撑基板的上表面上；其中所述支撑基板的上表面包括位于所述裸片附接位置内的腔体，所述腔体延伸到所述集成电路芯片的所述背面之下，所述腔体包括一区域，所述区域中不存在所述阻焊层和所述导电层的至少部分；以及所述第一连接垫与所述第二连接垫之间的键合线。2.根据权利要求1所述的集成电路封装，其特征在于，在所述集成电路芯片的外围部分的下方存在所述腔体，所述第二连接垫位于所述外围部分。3.根据权利要求1所述的集成电路封装，其特征在于，在所述集成电路芯片的外围部分的下方不存在所述腔体，所述第二连接垫位于所述外围部分。4.根据权利要求1所述的集成电路封装，其特征在于，所述导电层的不存在的所述部分是所述腔体内所述导电层厚度的一部分。5.根据权利要求1所述的集成电路封装，其特征在于，所述导电层的不存在的所述部分是所述腔体内所述导电层的整个厚度。6.根据权利要求1所述的集成电路封装，其特征在于，所述绝缘芯层是FR4材料层。7.根据权利要求1所述的集成电路封装，其特征在于，所述导电层是铜层。8.根据权利要求1所述的集成电路封装，其特征在于，所述集成电路封装还包括粘合层，所述粘合层用于将所述集成电路芯片的所述背面附接至所述支撑基板的所述上表面。9.根据权利要求1所述的集成电路封装，其特征在于，所述腔体延伸到所述裸片附接位置之外。10.根据权利要求1所述的集成电路封装，其特征在于，所述腔体延伸到所述集成电路芯片的外边缘之外。11.根据权利要求1所述的集成电路封装，其特征在于，所述集成电路封装还包括安装至支撑基板的罩体，并且所述罩体被配置为包封所述集成电路...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：意法半导体马耳他有限公司，
类型：新型
国别省市：