本发明专利技术涉及一种碳纳米管(CNT)与氧化锌(ZnO)两种半导体材料混合的TFT CMOS逻辑电路及其制备方法；CMOS电路结构由等数量的P/NMOS构成；所述的CMOS基于平面薄膜生长以及图形化技术工艺制作；所述的PMOS有源层为CNT，NMOS有源层为ZnO；所述的PMOS源漏电极为金，栅极为ITO，NMOS的三个电极均为ITO，PMOS和NMOS栅氧层均为Al2O3。本发明专利技术的TFT CMOS逻辑电路可以用于制备中小型规模的集成电路。本发明专利技术的混合材料CMOS逻辑电路成本较低，工艺简易，具有优秀的电气性能，相比传统增强型、耗尽型以及伪CMOS，具有功耗低，噪声容限大，增益高，结构简单，集成度高的优点。集成度高的优点。集成度高的优点。
【技术实现步骤摘要】
一种碳纳米管与氧化锌混合TFT CMOS逻辑电路及其制备方法
[0001]本专利技术涉及一种TFT CMOS逻辑电路，尤其是一种碳纳米管与 氧化锌混合TFT CMOS逻辑电路及其制备方法。
技术介绍
[0002]CMOS是现代数字逻辑电路的基本结构，由等数量的NMOS与 PMOS集成构成，通常NMOS源漏电极一端为输出一端为地，PMOS 一端为供电一端为地，N/PMOS栅极连接在一起作为输入，在逻辑电 路工作的时候N/PMOS只有一个会导通，整个电路中电流由关闭晶 体管的关态电流决定，CMOS的低功耗成为了大规模集成电路能够低 功耗工作的基础。
[0003]薄膜晶体管(TFT)，凭借着其自由的材料选择和简易的工艺流程， 越来越多的应用于显示驱动电路以及传感器等等方面，其中氧化锌 (ZnO)TFT凭借着较高的电子迁移率，较低的制备成本，高透明的特 性，得到了很多的关注，但是由于在氧化锌生长和退火的过程之，会 产生氧空位缺陷，当该缺陷累积到一定程度时会在禁带中形成施主能 级，使得ZnO TFT偏向N型。因此现有技术中通常采用ZnO TFT制 作常规的负载型或耗尽型逻辑电路，未见其有成功制作得到CMOS 逻辑电路的报道，其不具备制作CMOS的能力也进一步的限制了该 材料在数字逻辑领域的应用。
技术实现思路
[0004]本专利技术针对现有材料本身的缺陷特性，提供了一种基于两种不同 半导体材料TFT混合的高性能，低功耗的CMOS逻辑电路及其制备 方法。
[0005]本专利技术的一种基于两种不同半导体材料TFT混合的高性能，低 功耗的CMOS逻辑电路，CMOS电路结构由等数量的P/NMOS构成。 所述CMOS逻辑电路的上管即PMOS为底栅结构，CMOS逻辑电路 的下管即NMOS为顶栅结构；PMOS和NMOS晶体管(TFT)连接 在CMOS逻辑电路的供电与接地之间；CMOS逻辑电路的输入连接 到PMOS和NMOS晶体管的栅极，其输出连接到PMOS和NMOS 晶体管相接的地方。
[0006]所述的PMOS TFT有源层为CNT，NMOS有源层为ZnO；
[0007]所述的PMOS TFT源漏电极为金，栅极为ITO，NMOS的三个 电极均为ITO；
[0008]所述的P/NMOS TFT包括电极、有源层、栅氧层。
[0009]进一步的，所述的CNT为单臂半导体性质的碳纳米管，结构上 由单层石墨烯卷曲而成，禁带宽度在0.8
‑
1.2eV之间，直径分布为 1.2
‑
1.8nm，长度分布为0.8
‑
3.2um。
[0010]进一步的，所述的CMOS结构，从下到上分别为ITO(NMOS源 漏，PMOS栅)，ZnO(NMOS有源层)，Al2O3(栅氧层)，ITO(NMOS 栅极)，Au(PMOS源漏)，CNT(PMOS有源层)。
[0011]进一步的，所述的混合CMOS逻辑电路，可以用于制作一些中 小规模的数字逻辑集成电路。
[0012]本专利技术利用材料特性的互补，解决了半导体性CNT因为对空气 中水氧的吸附而不适合做NMOS和ZnO因为晶格中氧空位缺陷而不 适合做PMOS的问题，改变了过去单一材料只
可做耗尽型负载逻辑 电路和伪CMOS的局面，提升了两种半导体材料在数字逻辑电路领 域的应用面。互补型的CMOS电路的下管NMOS可以一定程度上弥 补CNT沟道无序网络薄膜所造成的TFT器件一致性较差的问题， CMOS逻辑电路本身具有的噪声容限也可以很好的解决由CNT网络 薄膜随机分布所造成的CNT TFT器件一致性的问题。顶栅NMOS与 底栅PMOS结构的互联，可以最大程度的发挥材料特性，从而进一 步提升CMOS逻辑电路的性能。
[0013]本专利技术还提供一种碳纳米管(CNT)与氧化锌(ZnO)两种半导体材 料混合的TFT CMOS逻辑电路的制备方法，所述的CMOS逻辑电路 基于平面薄膜生长以及图形化技术工艺制作；具体步骤如下：
[0014](1)所有的工艺在玻璃衬底上进行，首先对玻璃衬底清洗并干燥；
[0015](2)在玻璃衬底上通过磁控溅射沉积ITO，随后通过王水刻蚀ITO， 做出相应的电极图案，得到NMOS的源漏电极以及PMOS的栅电 极；
[0016](3)通过原子层淀积ALD生长ZnO有源层和保护层Al2O3，通过 氢氟酸刻蚀形成NMOS的有源层；
[0017](4)继续通过ALD生长Al2O3作为N/PMOS的栅氧层，并同样利 用氢氟酸刻蚀出接触孔，方便测试以及做出顶底栅极结构互联；
[0018](5)再次磁控溅射沉积ITO，通过lift
‑
off工艺做出NMOS栅极图 案；
[0019](6)通过磁控溅射沉积金(Au)，通过lift
‑
off工艺做出PMOS的源 漏电极；许多研究表明CNT TFT的P型特性与源漏电极材料相关， 金(Au)为合适的候选材料之一；
[0020](7)将步骤(6)得到的结构平置于培养皿之中，将以甲苯为溶剂 的半导体性CNT溶液均匀的滴涂在上述结构上并盖好培养皿盖子， 防止挥发；
[0021](8)静止一天之后，CNT已经沉积于衬底之上(通过范德华力吸 附)，通过氧等离子体刻蚀掉不需要的部分，保留PMOS的有源层， 完成整套工艺流程。
[0022]步骤(7)中所选用的以甲苯为溶剂的半导体性碳纳米管溶液为 商用溶液，其具体参数如下：浓度10ug/ml，半导体纯度为99.99％， 碳纳米管的管径分布为1.2
‑
1.8nm，碳纳米管长度分布为0.8
‑
3.2um。
[0023]一种基于该混合材料的TFT CMOS电路的基础逻辑单元，可用 于制作数字集成电路，数字集成电路中的基础理逻辑器件包含有反相 器(INV)，与非门(NAND)，或非门(NOR)，其具体的工作原理如下：
[0024]反相器由一对N/PMOS串联而成，PMOS接在反相器整体结构 的供电以及输出之间，NMOS接在反相器整体结构的输出和接地之间， 反相器的输入为两个晶体管的栅极，当输入为低电平时，PMOS导通 NMOS关断，输出与供电相连为高电平，当输入为高电平时，PMOS 关断NMOS导通，输出与地相连为低电平，从而实现反相效果；与 非门由两对N/PMOS构成，两个PMOS并联接在供电和输出之间， 两个NMOS串联接在输出和地之间，两个输入分别接一对N/PMOS 的栅极，这时仅有两个输入同时为高电平时，串联的NMOS同时导 通，输出接地，实现与非逻辑；或非门与与非门类似，两个PMOS 为串联，两个NMOS为并联，仅有在两个输入同时为低电平时，输 出才会与供电相连为高电平，实现或非逻辑。
[0025]一种基于该混合材料的TFT CMOS电路的射频识别标签(RFID) 芯片，该芯片由环形振荡器，分频计数器，ROM，译码器，编码器 五部分组成，该芯片所有部分均由上述CMOS工艺制作本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种碳纳米管(CNT)与氧化锌(ZnO)两种半导体材料混合的TFT CMOS逻辑电路，其特征在于，所述CMOS逻辑电路的上管即PMOS为底栅结构，CMOS逻辑电路的下管即NMOS为顶栅结构；PMOS和NMOS TFT连接在CMOS逻辑电路的供电与接地之间；CMOS逻辑电路的输入连接到PMOS和NMOS TFT的栅极，其输出连接到PMOS和NMOS TFT相接的地方；所述的N/PMOS TFT包括栅、源、漏电极，以及有源层和栅氧层；顶栅结构为源漏电极在下，栅极在上；底栅结构相反；二者通过刻蚀通孔连接；所述N/PMOS TFT的栅氧层均为氧化铝，所述NMOS TFT的三个电极均为ITO，所述PMOS TFT的栅电极为ITO，源漏电极为金；所述PMOS TFT的有源层为CNT，所述NMOS TFT的有源层为ZnO。2.根据权利要求1所述的CNT
‑
ZnO混合TFT CMOS逻辑电路，其特征在于，所述的CNT为单臂半导体性质的碳纳米管，结构上由单层石墨烯卷曲而成，CNT的禁带宽度在0.8
‑
1.2eV之间，直径分布为1.2
‑
1.8nm，长度分布为0.8
‑
3.2um。3.根据权利要求1或2所述的CNT
‑
ZnO混合TFT CMOS逻辑电路，其特征在于，...
【专利技术属性】
技术研发人员：姚崇，叶志，
申请(专利权)人：浙江大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。