半导体结构及其制作方法技术

本发明专利技术涉及一种半导体结构及其制作方法。半导体结构，包括：半导体衬底；介质层，位于所述半导体衬底上；栅极结构，包括带隙可调的材料层，所述带隙可调的材料层位于所述介质层上，且在接收电子流入时，所述带隙可调的材料层的费米能级向导带侧偏移，在向外流出电子时，所述带隙可调的材料层的费米能级向价带侧偏移。本发明专利技术能够有效降低栅极结构制造难度。本发明专利技术能够有效降低栅极结构制造难度。本发明专利技术能够有效降低栅极结构制造难度。

【技术实现步骤摘要】
半导体结构及其制作方法


[0001]本申请涉及半导体
，特别是涉及一种半导体结构及其制作方法。

技术介绍

[0002]在半导体器件制造领域中，随着器件尺寸不断缩小，栅极介电层二氧化硅厚度不断减薄。但是由于氧化层收缩的限制，当栅极氧化层厚度降低到2nm以下时栅极较大的漏电变得不可忽略。因此，在器件介电层制备过程中引入了高k介质。高k介质可在保持相同的等效氧化厚度(equivalent oxide thickness,EOT)的基础上进一步提高栅极介电层的物理厚度，从而有效降低漏电流、具有更优异的器件开关特性等优点。
[0003]随着高k介质的引入，高k介质与传统的栅极材料多晶硅存在费米钉扎、硼穿透(boron penetration)等问题，且多晶硅栅极还遭遇难以避免的耗层效应(depletion effect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，利用金属栅极来取代传统的多晶硅栅极，，成为器件进一步发展的必然。
[0004]而为了降低金属栅极与半导体衬底之间的金半势垒本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底；介质层，位于所述半导体衬底上；栅极结构，包括带隙可调的材料层，所述带隙可调的材料层位于所述介质层上，且在接收电子流入时，所述带隙可调的材料层的费米能级向导带侧偏移，在向外流出电子时，所述带隙可调的材料层的费米能级向价带侧偏移。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括NMOS管与PMOS管，所述NMOS管与所述PMOS管均包括所述栅极结构。3.根据权利要求1所述的半导体结构，其特征在于，所述带隙可调的材料层包括石墨烯膜层。4.根据权利要求1所述的半导体结构，其特征在于，所述介质层包括界面膜层以及高k介质膜层，所述界面膜层位于所述半导体衬底的表面，所述高k介质膜层位于所述界面膜层的表面，所述带隙可调的材料层位于所述高k介质膜层的表面。5.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构还包括栅电极，所述栅电极位于所述带隙可调的材料层上。6.根据权利要求5所述的半导体结构，其特征在于，所述栅电极的材料包括金属、金属氮化物、金属硅化物以及金属合金中的任意一种或几种。7.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括侧壁保护层，所述侧壁保护层位于所述栅极结构以及所述介质层的侧壁，且与所述栅电极共同封闭所述带隙可调的材料层。8.根据权利要求7所述的半导体结构，其特征在于，位于所述栅极结构相对两侧的所述半导体衬底形成源区以及漏区，所述半导体结构还包括源电极以及漏电极，所述源电极位于所述源区上，所述漏电极位于所述漏区上。9.一种半导体结构的制作方法，其特征在于，包括：提供半导体衬底；于所述半导体衬底上形成介质层；于所述介质层上形成栅极结构，所述栅极结构包括带隙可调的材料层，所述带隙可调的材料层位于所述介质层上，且在接收电子流入时，所...

【专利技术属性】
技术研发人员：沈宇桐，穆克军，薛晖，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：