单片三维集成半导体结构及其形成方法技术

本发明专利技术中的单片三维集成半导体结构包括互补型场效应晶体管单元；互补型场效应晶体管单元包括衬底、位于衬底上的第一晶体管、位于第一晶体管上方的第二晶体管、以及第一互连结构和第二互连结构；其中，第一晶体管包括第一源极、第一漏极、P型半导体层和第一栅极，第一栅极沿第二方向位于P型半导体层上方；第二晶体管包括第二源极、第二漏极、N型半导体层和第二栅极，第二栅极沿第二方向位于N型半导体层下方；第一互连结构电连接第一栅极和第二栅极；第二互连结构电连接第一漏极和第二漏极。本发明专利技术提升了互补场效应晶体管单元的集成度，降低了互补型场效应晶体管单元的尺寸，且改进半导体结构的性能。半导体结构的性能。半导体结构的性能。

【技术实现步骤摘要】
单片三维集成半导体结构及其形成方法


[0001]本专利技术涉及集成电路
，尤其涉及一种单片三维集成半导体结构及其形成方法。

技术介绍

[0002]在过去50年中，集成电路(IC)的性能获得了快速提升，主要是借助于IC中器件的尺寸不断缩小和密度提升。但随着短沟道效应等现象的逐渐明显，以及材料本征特性和工艺的限制等因素，半导体结构中晶体管的进一步尺寸缩小变得日益困难，使得半导体结构性能提升进度变缓。
[0003]三维(3D)集成是进一步集成度提升的一个途径，通过堆叠硅片或管芯并使用例如硅通孔(TSV)或铜
‑
铜连接将它们垂直互连来制造。但目前主流的三维集成技术，如TSV等，受限于互连线或硅通孔尺寸，使得集成度提升受限，从而限制了半导体结构集成度的进一步提高。另外，硅基芯片不能实现单片三维集成，原因是单晶硅没有自底向上集成的工艺方法，只能采用键合的方式，从而进一步限制了半导体结构集成度的提高。
[0004]因此，如何提高半导体结构的性能和集成度，以使得半导体结构能够在集成电路上进行兼容制备，是当前亟待解决的技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单片三维集成半导体结构，其特征在于，包括互补型场效应晶体管单元；所述互补型场效应晶体管单元包括衬底、位于所述衬底上的第一晶体管、位于所述第一晶体管上方的第二晶体管、以及第一互连结构和第二互连结构；其中，所述第一晶体管包括第一源极、第一漏极、P型半导体层和第一栅极，所述第一源极和所述第一漏极位于所述P型半导体层沿第一方向的相对两侧，且所述第一源极和所述第一漏极均与所述P型半导体层接触连接，所述第一栅极沿第二方向位于所述P型半导体层上方，所述第一方向与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直；所述第二晶体管包括第二源极、第二漏极、N型半导体层和第二栅极，所述第二源极和所述第二漏极位于所述N型半导体层沿所述第一方向的相对两侧，且所述第二源极和所述第二漏极均与所述N型半导体层接触连接，所述第二栅极沿所述第二方向位于所述N型半导体层下方；所述第一互连结构的一端电连接所述第一栅极、另一端电连接所述第二栅极；所述第二互连结构的一端电连接所述第一漏极、另一端电连接所述第二漏极；所述P型半导体层的材料为低温多晶硅材料，且所述P型半导体层的电子迁移率大于50cm2/V
·
s；所述N型半导体层的材料为金属氧化物半导体材料，且所述N型半导体层的电子迁移率大于20cm2/V
·
s，所述第二晶体管中的所述N型半导体层采用原子层沉积工艺形成。2.根据权利要求1所述的单片三维集成半导体结构，其特征在于，所述互补型场效应晶体管单元还包括：第一绝缘层，位于所述衬底的顶面上且覆盖所述第一源极、所述第一漏极和所述P型半导体层，所述第一栅极位于所述第一绝缘层的表面；第二绝缘层，位于所述第一绝缘层的表面且覆盖所述第一栅极；第三绝缘层，位于所述第二绝缘层上方且覆盖所述第二栅极，所述第二源极和所述第二漏极位于所述第三绝缘层的表面。3.根据权利要求2所述的单片三维集成半导体结构，其特征在于，所述互补型场效应晶体管单元还包括：第一源极极板，位于所述第二绝缘层上且与所述第一源极电连接；第一漏极极板，位于所述第二绝缘层上且与所述第一漏极电连接；第一栅极极板，位于所述第二绝缘层上且与所述第一栅极电连接。4.根据权利要求3所述的单片三维集成半导体结构，其特征在于，所述互补型场效应晶体管单元还包括：第四绝缘层，位于所述...

【专利技术属性】
技术研发人员：唐伟，司梦维，郭小军，王子恒，林志予，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：