一种分栅快闪存储单元及其制备方法技术

本发明专利技术提供一种分栅快闪存储单元及其制备方法，包括：衬底及位于所述衬底上的源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅包括第一部分及第二部分，所述字线栅位于所述衬底上，且向上延伸覆盖栅介质层、擦除栅及第一部分远离源线的一侧的侧壁。将所述浮栅分为沿水平方向延伸的所述第一部分和沿竖直方向延伸的第二部分，使源线与浮栅之间水平方向上的耦合变为在竖直方向上的耦合，增大了所述源线与所述浮栅之间的相对耦合面积，同时减小了所述分栅快闪存储单元的尺寸。寸。寸。

【技术实现步骤摘要】
一种分栅快闪存储单元及其制备方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种分栅快闪存储单元及其制备方法。

技术介绍

[0002]快闪存储单元具有存储密度高、可靠性好及便于携带等优点，因此快闪存储单元从问世以来广泛应用于手机、笔记本和U盘等移动和通讯设备中。快闪存储单元一般包括两种结构：栅极叠层(stack gate)和分栅(split gate)结构，目前应用较广泛的为分栅结构，随着半导体器件尺寸的不断减小，现存的分栅快闪存储单元普遍存在面积较大及源线阻值过大的问题。

技术实现思路

[0003]本专利技术的目的在于提供一种分栅快闪存储单元及其制备方法，单元面积较小且能进行低电压读操作的分栅快闪存储单元。
[0004]为了达到上述目的，本专利技术提供了一种分栅快闪存储单元，包括：
[0005]衬底及位于所述衬底上的源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；
[0006]每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅包括第一部分及第二部分，所述第一部分位于所述衬底上，所述栅介质层覆盖部分所述第一部分，所述擦除栅覆盖所述栅介质层，所述遂穿氧化层覆盖部分所述第一部分并向上延伸覆盖所述栅介质层及所述擦除栅的侧壁，所述第二部分覆盖剩余的所述第一部分并向上延伸覆盖所述遂穿氧化层的侧壁，且所述第二部分位于靠近所述源线的一侧；
[0007]所述字线栅位于所述衬底上，且所述字线栅向上延伸覆盖所述栅介质层、所述擦除栅及所述第一部分远离所述源线的一侧的侧壁。
[0008]可选的，所述第二部分包括第二部分Ⅰ及第二部分Ⅱ，所述第二部分Ⅰ位于所述遂穿氧化层上并向上覆盖所述遂穿氧化层的侧壁，所述第二部分Ⅱ覆盖剩余的所述第一部分并向上延伸至少覆盖所述第二部分Ⅰ的侧壁及顶面。
[0009]可选的，每个所述存储位还包括：
[0010]第一侧墙，至少覆盖所述第二部分及所述第一部分靠近所述源线的一侧的侧壁；
[0011]第二侧墙，位于所述擦除栅上；
[0012]第三侧墙，至少覆盖所述第一部分、所述栅介质层及所述擦除栅远离所述源线的一侧的侧壁；
[0013]第四侧墙，至少覆盖所述字线栅远离所述源线一侧的侧壁。
[0014]可选的，所述分栅快闪存储单元还包括：
[0015]源区，位于所述源线底部的所述衬底内，所述源区在水平方向上与每个所述浮栅均具有重叠部分；
[0016]两个漏区，分别位于每个所述字线栅底部的所述衬底内，且每个所述字线栅覆盖
相应的所述漏区的部分区域；
[0017]若干插塞，分别与所述源线、所述字线栅及所述漏区对应电连接，并分别将所述源线、所述字线栅及所述漏区引出。
[0018]可选的，所述分栅快闪存储单元利用热电子注入方式进行编程操作，利用所述浮栅第二部分与所述擦除栅靠近所述第二部分的侧壁之间电子的F
‑
N遂穿效应进行擦除操作，利用沟道反型开启进行读操作。
[0019]可选的，所述遂穿氧化层的厚度为
[0020]可选的，所述浮栅在水平方向上的长度为
[0021]基于同一种专利技术构思，本专利技术还提供一种分栅快闪存储单元的制备方法，其特征在于：
[0022]提供衬底，在所述衬底上形成源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；
[0023]每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅包括第一部分及第二部分，所述第一部分位于所述衬底上，所述栅介质层覆盖部分所述第一部分，所述擦除栅覆盖所述栅介质层，所述遂穿氧化层覆盖部分所述第一部分并向上延伸覆盖所述栅介质层及所述擦除栅的侧壁，所述第二部分覆盖剩余的所述第一部分并向上延伸覆盖所述第二部分的侧壁，且所述第二部分位于靠近所述源线的一侧；
[0024]所述字线栅位于所述衬底上，且所述字线栅向上延伸覆盖所述栅介质层、所述擦除栅及所述第一部分远离所述源线的一侧的侧壁。
[0025]可选的，形成所述存储位的步骤包括：
[0026]在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的第一浮栅材料层、栅介质材料层、擦除栅材料层及硬掩膜层；
[0027]依次刻蚀所述硬掩膜层、所述擦除栅材料层及所述栅介质材料层，以形成开口；
[0028]在所述开口两侧的部分侧壁上依次形成遂穿氧化材料层及第二浮栅材料层，所述遂穿氧化材料层构成遂穿氧化层，所述第二浮栅材料层构成所述浮栅的第二部分Ⅰ；
[0029]在所述开口内形成第三浮栅材料层，所述第三浮栅材料层构成所述浮栅的第二部分Ⅱ，所述第二部分Ⅱ至少覆盖所述第二部分Ⅰ的侧壁和顶面；
[0030]沿所述开口继续刻蚀所述第一浮栅材料层，以使所述开口向下延伸至露出所述衬底；
[0031]在所述开口内填充源线材料层以形成所述源线；
[0032]去除所述硬掩膜层后，继续向下依次刻蚀所述擦除栅材料层、所述栅介质材料层及所述第一浮栅材料层直至露出所述衬底，剩余的所述擦除栅材料层、所述栅介质材料层及所述第一浮栅材料层分别构成所述擦除栅、所述栅介质层及所述第一部分。
[0033]可选的，刻蚀形成所述开口直至露出所述衬底之后，形成所述源线材料层之前，还包括：
[0034]对所述开口内的所述衬底进行第一离子注入工艺，在所述衬底内形成源区。
[0035]可选的，依次刻蚀所述硬掩膜层、所述擦除栅材料层及所述栅介质材料层，以形成开口的步骤包括：
[0036]刻蚀所述硬掩膜层形成所述开口，并在所述开口两侧的侧壁上形成第二侧墙；
[0037]以所述第二侧墙为掩膜，沿所述开口继续刻蚀所述擦除栅材料层及所述栅介质材料层，以使所述开口向下延伸直至露出所述第一浮栅多晶硅层。
[0038]可选的，沿所述开口继续刻蚀所述浮栅材料层直至露出所述衬底之后，在所述开口内填充源线材料以形成所述源线之前，形成所述存储位的步骤还包括：
[0039]在所述开口两侧的部分侧壁上形成第一侧墙，所述第一侧墙至少覆盖所述第二部分；以及，
[0040]在形成所述第一部分、所述栅介质层及所述擦除栅之后，至少在所述第一部分、所述栅介质层及所述擦除栅远离所述源线的一侧的侧壁上形成第三侧墙。
[0041]可选的，形成所述第一部分、所述栅介质层及所述擦除栅之后，形成所述存储位的步骤还包括：
[0042]在所述衬底上依次形成介质材料层及字线栅材料层；
[0043]依次刻蚀所述字线栅材料层及所述介质料层直至露出所述衬底，剩余的所述介质材料层及所述字线栅材料层分别构成介质层及所述字线栅。
[0044]可选的，形成所述介质层及所述字线栅之后的，形成所述存储位的步骤还包括：
[0045]在所述字线栅及所述介质层远离所述源线的一侧的侧壁上形成第四侧墙。
[0046]可选的，形成所述第四侧墙之后还包括：对所述第四侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分栅快闪存储单元，其特征在于，包括：衬底及位于所述衬底上的源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅包括第一部分及第二部分，所述第一部分位于所述衬底上，所述栅介质层覆盖部分所述第一部分，所述擦除栅覆盖所述栅介质层，所述遂穿氧化层覆盖部分所述第一部分并向上延伸覆盖所述栅介质层及所述擦除栅的侧壁，所述第二部分覆盖剩余的所述第一部分并向上延伸覆盖所述遂穿氧化层的侧壁，且所述第二部分位于靠近所述源线的一侧；所述字线栅位于所述衬底上，且所述字线栅向上延伸覆盖所述栅介质层、所述擦除栅及所述第一部分远离所述源线的一侧的侧壁。2.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述第二部分包括第二部分Ⅰ及第二部分Ⅱ，所述第二部分Ⅰ位于所述遂穿氧化层上并向上覆盖所述遂穿氧化层的侧壁，所述第二部分Ⅱ覆盖剩余的所述第一部分并向上延伸至少覆盖所述第二部分Ⅰ的侧壁及顶面。3.如权利要求1所述的一种分栅快闪存储单元，其特征在于，每个所述存储位还包括：第一侧墙，至少覆盖所述第二部分及所述第一部分靠近所述源线的一侧的侧壁；第二侧墙，位于所述擦除栅上；第三侧墙，至少覆盖所述第一部分、所述栅介质层及所述擦除栅远离所述源线的一侧的侧壁；第四侧墙，至少覆盖所述字线栅远离所述源线一侧的侧壁。4.如权利要求1所述的一种分栅快闪存储单元，其特征在于，还包括：源区，位于所述源线底部的所述衬底内，所述源区在水平方向上与每个所述浮栅均具有重叠部分；两个漏区，分别位于每个所述字线栅底部的所述衬底内，且每个所述字线栅覆盖相应的所述漏区的部分区域；若干插塞，分别与所述源线、所述字线栅及所述漏区对应电连接，并分别将所述源线、所述字线栅及所述漏区引出。5.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述分栅快闪存储单元利用热电子注入方式进行编程操作，利用所述浮栅第二部分与所述擦除栅靠近所述第二部分的侧壁之间电子的F
‑
N遂穿效应进行擦除操作，利用沟道反型开启进行读操作。6.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述遂穿氧化层的厚度为7.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述浮栅在水平方向上的长度为8.一种分栅快闪存储单元的制备方法，其特征在于：提供衬底，在所述衬底上形成源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅包括第一部分及第二部分，所述第一部分位于所述衬底上，所述栅介质层覆盖部分所述第一部分，
所述擦除栅覆盖所述栅介质层，所述遂穿氧化层覆盖部分所述第一部分并向上延伸覆盖所述栅介质层及所述擦除栅的侧壁，所述第二部分覆盖剩余的所述第一部分并向上延伸覆盖所述第二部分的侧壁，且所述第二部分位于靠近所述源线的一侧；所述字线栅位于所述衬底上，且所述字线栅向上延伸覆盖所述栅介质层、所述擦除栅及所述第一部分远离所述源线的一侧的侧壁。9.如权利要求8所述的一种分栅快闪存储单元的制备方法，其特征在于，形成所述存储位的步骤包括：在所...

【专利技术属性】
技术研发人员：李冰寒，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：