嵌入式闪存器件的制备方法技术

本发明专利技术提供一种嵌入式闪存器件的制备方法，包括：提供一包含存储区和外围逻辑区的衬底，衬底上形成有栅氧化层、浮栅、ONO介质层、控制栅、第一氮化硅层；在存储区进行一些膜层制备的过程中，外围逻辑区的浮栅出现微笑效应；形成第二氮化硅层和光刻胶层；去除外围逻辑区上的光刻胶层；去除外围逻辑区上的第二氮化硅层、第一氮化硅层、控制栅、ONO介质层和浮栅，此时，外围逻辑区上的STI侧的栅氧化层中残留有浮栅多晶硅材料；去除外围逻辑区上残留的光刻胶层；执行快速热氧化工艺。本申请采用快速热氧化工艺将浮栅多晶硅残留与栅氧化层融为一体，消除浮栅多晶硅残留，避免了后续湿法酸槽作业后浮栅多晶硅残留出现剥落缺陷的情况。作业后浮栅多晶硅残留出现剥落缺陷的情况。作业后浮栅多晶硅残留出现剥落缺陷的情况。

【技术实现步骤摘要】
嵌入式闪存器件的制备方法


[0001]本申请涉及半导体制造
，具体涉及一种嵌入式闪存器件的制备方法。

技术介绍

[0002]目前在嵌入式闪存器件的制造过程中，在存储区的选择栅表面进行热氧化工艺形成选择栅氧化层的过程中，经常不可避免地发生外围逻辑区中的靠近浅沟槽隔离结构的浮栅被氧化成栅氧化层的情况，造成靠近浅沟槽隔离结构的浮栅的厚度变薄而栅氧化层增厚的现象，这种现象被称为微笑效应(smiling effect)。
[0003]但是在外围逻辑区的去除浮栅的刻蚀工艺之后，因刻蚀工艺的特性，一般比较垂直向下地刻蚀，容易出现浅沟槽隔离结构两侧的栅氧化层中产生浮栅多晶硅残留。进一步的，后续再经过湿法酸槽作业后，周围的栅氧化层部分或完全被刻蚀后会形成浮栅多晶硅残留剥落，掉落的浮栅多晶硅残留可能会划伤器件表面，从而影响嵌入式闪存器件的性能。

技术实现思路

[0004]本申请提供了一种嵌入式闪存器件的制备方法，可以解决外围逻辑区中的因微笑效应产生的浮栅多晶硅材料残留无法刻蚀去除、浮栅多晶硅材料残留在酸洗后掉落划伤器件等问题中的至少一个问题。
[0005]一方面，本申请实施例提供了一种嵌入式闪存器件的制备方法，包括：
[0006]提供一衬底，所述衬底包含存储区和外围逻辑区，所述衬底中形成有多个浅沟槽隔离结构，所述衬底上形成有堆叠的栅氧化层、浮栅、ONO介质层、控制栅、第一氮化硅层；
[0007]依次在所述存储区上形成第一侧墙结构、第二侧墙结构、隧穿氧化层、选择栅和选择栅氧化层，其中，所述第一侧墙结构位于所述第一氮化硅层中；所述第二侧墙结构位于所述控制栅和所述ONO介质层中且覆盖所述第一侧墙结构的部分侧面；所述隧穿氧化层位于所述浮栅和所述栅氧化层中且覆盖所述第二侧墙结构和所述第一侧墙结构的剩余侧面，所述隧穿氧化层呈U型；所述选择栅填充所述隧穿氧化层内侧构成的U型空间；所述选择栅氧化层覆盖所述选择栅的表面；此时，所述外围逻辑区的所述浅沟槽隔离结构两侧的所述浮栅出现微笑效应；
[0008]在所述存储区上的所述选择栅氧化层表面以及所述外围逻辑区上的所述第一氮化硅层表面依次形成第二氮化硅层和光刻胶层；
[0009]去除所述外围逻辑区上的光刻胶层；
[0010]去除所述外围逻辑区上的所述第二氮化硅层、所述第一氮化硅层、所述控制栅、所述ONO介质层和所述浮栅，此时，所述外围逻辑区上的所述浅沟槽隔离结构两侧的栅氧化层中残留有所述浮栅的多晶硅材料；
[0011]采用灰化工艺去除所述外围逻辑区上残留的光刻胶层；
[0012]对所述外围逻辑区上的所述浅沟槽隔离结构、所述栅氧化层执行湿法清洗工艺；
[0013]执行快速热氧化工艺以使所述多晶硅材料与栅氧化层融为一体。
[0014]可选的，在所述嵌入式闪存器件的制备方法中，所述快速热氧化工艺的工艺参数包括：氧化温度为600℃～800℃；氧化时间为5min～10min；氧气流量为5SLM～7SLM。
[0015]可选的，在所述嵌入式闪存器件的制备方法中，执行快速热氧化工艺以使所述多晶硅材料与栅氧化层融为一体的过程中，氧化温度为800℃；氧化时间为10min；氧气流量为6SLM。
[0016]可选的，在所述嵌入式闪存器件的制备方法中，所述ONO介质层从上往下依次包括：顶层氧化硅层、中间氮化硅层和底层氧化硅层。
[0017]可选的，在所述嵌入式闪存器件的制备方法中，去除所述外围逻辑区上的所述第二氮化硅层、所述第一氮化硅层、所述控制栅、所述ONO介质层和所述浮栅的步骤包括：
[0018]采用干法刻蚀工艺刻蚀所述外围逻辑区上的所述第二氮化硅层、所述第一氮化硅层、所述控制栅和所述顶层氧化硅层；
[0019]采用湿法刻蚀工艺刻蚀所述外围逻辑区上的所述中间氮化硅层；
[0020]采用干法刻蚀工艺刻蚀所述外围逻辑区上的所述底层氧化硅层以及所述浮栅。
[0021]可选的，在所述嵌入式闪存器件的制备方法中，在所述存储区形成所述第一侧墙结构、所述第二侧墙结构、所述隧穿氧化层、所述选择栅和所述选择栅氧化层的步骤包括：
[0022]刻蚀所述存储区的第一氮化硅层以形成第一沟槽；
[0023]在所述第一沟槽中形成第一侧墙结构，所述第一侧墙结构覆盖所述第一沟槽的侧壁；
[0024]刻蚀所述第一沟槽底壁的所述控制栅和所述ONO介质层以形成第二沟槽；
[0025]在所述第二沟槽中形成第二侧墙结构，所述第二侧墙结构覆盖所述第二沟槽的部分侧壁；
[0026]刻蚀所述第二沟槽底壁的所述浮栅和所述栅氧化层以形成第三沟槽；
[0027]形成隧穿氧化层，所述隧穿氧化层覆盖所述第三沟槽的底壁和侧壁；
[0028]形成选择栅，所述选择栅填充所述第三沟槽；以及，
[0029]形成选择栅氧化层，所述选择栅氧化层覆盖所述选择栅。
[0030]可选的，在所述嵌入式闪存器件的制备方法中，在执行快速热氧化工艺以使所述多晶硅材料与栅氧化层融为一体之后，所述嵌入式闪存器件的制备方法还包括：
[0031]去除对所述外围逻辑区的所述浅沟槽隔离结构上表面以及所述衬底表面的所述栅氧化层。
[0032]可选的，在所述嵌入式闪存器件的制备方法中，在执行快速热氧化工艺以使所述多晶硅材料与栅氧化层融为一体之后，所述嵌入式闪存器件的制备方法还包括：
[0033]对所述存储区的衬底执行有源区离子注入工艺。
[0034]本申请技术方案，至少包括如下优点：
[0035]本申请在去除外围逻辑区上残留的光刻胶层之后，采用快速热氧化工艺将所述多晶硅材料与栅氧化层融为一体，达到消除所述浮栅的多晶硅材料残留的目的，同时也避免后续湿法酸槽作业后浮栅多晶硅残留出现剥落缺陷的情况，避免了剥落的浮栅多晶硅残留划伤器件表面的情况，提高了器件良率。
附图说明
[0036]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1是本专利技术实施例的嵌入式闪存器件的制备方法的流程图；
[0038]图2
‑
图5是本专利技术实施例的制备嵌入式闪存器件的各工艺步骤中的半导体结构示意图；
[0039]其中，附图标记说明如下：
[0040]A
‑
存储区，B
‑
外围逻辑区；
[0041]100
‑
衬底，101
‑
浅沟槽隔离结构，110
‑
栅氧化层，120
‑
浮栅，121
‑
多晶硅材料/浮栅多晶硅残留，130
‑
ONO介质层，140
‑
控制栅，150...

【技术保护点】

【技术特征摘要】
1.一种嵌入式闪存器件的制备方法，其特征在于，包括：提供一衬底，所述衬底包含存储区和外围逻辑区，所述衬底中形成有多个浅沟槽隔离结构，所述衬底上形成有堆叠的栅氧化层、浮栅、ONO介质层、控制栅、第一氮化硅层；依次在所述存储区上形成第一侧墙结构、第二侧墙结构、隧穿氧化层、选择栅和选择栅氧化层，其中，所述第一侧墙结构位于所述第一氮化硅层中；所述第二侧墙结构位于所述控制栅和所述ONO介质层中且覆盖所述第一侧墙结构的部分侧面；所述隧穿氧化层位于所述浮栅和所述栅氧化层中且覆盖所述第二侧墙结构和所述第一侧墙结构的剩余侧面，所述隧穿氧化层呈U型；所述选择栅填充所述隧穿氧化层内侧构成的U型空间；所述选择栅氧化层覆盖所述选择栅的表面；此时，所述外围逻辑区的所述浅沟槽隔离结构两侧的所述浮栅出现微笑效应；在所述存储区上的所述选择栅氧化层表面以及所述外围逻辑区上的所述第一氮化硅层表面依次形成第二氮化硅层和光刻胶层；去除所述外围逻辑区上的光刻胶层；去除所述外围逻辑区上的所述第二氮化硅层、所述第一氮化硅层、所述控制栅、所述ONO介质层和所述浮栅，此时，所述外围逻辑区上的所述浅沟槽隔离结构两侧的栅氧化层中残留有所述浮栅的多晶硅材料；采用灰化工艺去除所述外围逻辑区上残留的光刻胶层；对所述外围逻辑区上的所述浅沟槽隔离结构、所述栅氧化层执行湿法清洗工艺；执行快速热氧化工艺以使所述多晶硅材料与栅氧化层融为一体。2.根据权利要求1所述的嵌入式闪存器件的制备方法，其特征在于，所述快速热氧化工艺的工艺参数包括：氧化温度为600℃～800℃；氧化时间为5min～10min；氧气流量为5SLM～7SLM。3.根据权利要求2所述的嵌入式闪存器件的制备方法，其特征在于，执行快速热氧化工艺以使所述多晶硅材料与栅氧化层融为一体的过程中，氧化温度为800℃；氧化时间为10min；氧气流量为6SLM。4.根据权利要求1所述的嵌入式闪存器件的制...

【专利技术属性】
技术研发人员：张家瑞，李志国，徐杰，周洋，蒋辉，赵慧，弓琴琴，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：