电子抹除式可复写只读存储器阵列及其形成方法技术

本发明专利技术公开一种电子抹除式可复写只读存储器阵列及其形成方法，其中该电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，包含有一第一列浮置栅极、一第二列浮置栅极、二间隙壁、一第一列字线以及一第二列字线。第一列浮置栅极以及第二列浮置栅极沿着一第一方向设置于一基底上。二间隙壁设置于第一列浮置栅极以及第二列浮置栅极之间，且平行第一列浮置栅极以及第二列浮置栅极。第一列字线夹置于二间隙壁之一以及邻近的第一列浮置栅极之间，且第二列字线夹置于二间隙壁之另一以及邻近的第二列浮置栅极之间。邻近的第二列浮置栅极之间。邻近的第二列浮置栅极之间。

【技术实现步骤摘要】
电子抹除式可复写只读存储器阵列及其形成方法


[0001]本专利技术涉及一种存储器阵列及其形成方法，且特别是涉及一种电子抹除式可复写只读存储器阵列及其形成方法。

技术介绍

[0002]半导体存储器装置基本上分为两种：一种为挥发性存储器装置，另一种为非挥发性存储器装置。挥发性存储器装置包含有动态随机存储器(Dynamic RandomAccess Memory,DRAM)与静态随机存取存储器(Static Random Access Memory,SRAM)等。非挥发性存储器装置包含有电子抹除式可复写只读存储器(Electrically Erasable Programmable Read Only Memory,EEPROM)、铁电随机存取存储器(Ferroelectric Random Access Memory,FeRAM)、相变随机存取存储器(Phase
‑
change Random Access Memory,PRAM)、磁性随机存取存储器(Magnetic RandomAccess Memory,MRAM)以及闪存存储器(Flash Memory)装置等。当外加电源被切断时，挥发性存储器即丧失内部所有存储的数据，而非挥发性存储器仍可持续保存原先内部所存储的数据。

技术实现思路

[0003]本专利技术提出一种电子抹除式可复写只读存储器阵列及其形成方法，其自对准字线于间隙壁之间，以避免图案化字线时因黄光制作工艺偏移造成各字线宽度不一。
[0004]本专利技术提供一种电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，包含有一第一列浮置栅极、一第二列浮置栅极、二间隙壁、一第一列字线以及一第二列字线。第一列浮置栅极以及第二列浮置栅极沿着一第一方向设置于一基底上。二间隙壁设置于第一列浮置栅极以及第二列浮置栅极之间，且平行第一列浮置栅极以及第二列浮置栅极。第一列字线夹置于二间隙壁之一以及邻近的第一列浮置栅极之间，且第二列字线夹置于二间隙壁之另一以及邻近的第二列浮置栅极之间。
[0005]本专利技术提供一种电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，包含有一第一浮置栅极、一第二浮置栅极、二间隙壁、一第一字线以及一第二字线。第一浮置栅极以及第二浮置栅极设置于一基底上。二间隙壁设置于第一浮置栅极以及第二浮置栅极之间。第一字线夹置于二间隙壁之一以及邻近的第一浮置栅极之间，且第二字线夹置于二间隙壁之另一以及邻近的第二浮置栅极之间。
[0006]本专利技术提供一种形成电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列的方法，包含有下述步骤。首先，形成一第一浮置栅极、一牺牲浮置栅极以及一第二浮置栅极于一基底上。接着，形成间隙壁于牺牲浮置栅极的侧壁，以及形成第一间隙壁于第一浮置栅极以及第二浮置栅极的侧壁。接续，填入一电极层于第一浮置栅极、牺牲浮置栅极以及第二浮置栅极之间的空间。之后，移除牺牲浮
置栅极。
[0007]基于上述，本专利技术提出一种电子抹除式可复写只读存储器阵列及其形成方法，其形成一第一浮置栅极、一牺牲浮置栅极以及一第二浮置栅极于一基底上，形成间隙壁于牺牲浮置栅极的侧壁以及形成第一间隙壁于第一浮置栅极以及第二浮置栅极的侧壁，再填入一电极层于第一浮置栅极、牺牲浮置栅极以及第二浮置栅极之间的空间。因此，位于二间隙壁之一以及邻近的第一浮置栅极之间的电极层的一部分为一第一字线，且位于二间隙壁之另一以及邻近的第二浮置栅极之间的电极层的一部分为一第二字线。如此一来，本专利技术以间隙壁自对准形成字线的方法，可避免现有经黄光制作工艺图案化而形成字线所造成的因制作工艺偏移而字线宽度不一的问题。
附图说明
[0008]图1为本专利技术优选实施例中电子抹除式可复写只读存储器阵列的俯视示意图；
[0009]图2为本专利技术优选实施例中电子抹除式可复写只读存储器阵列的剖面示意图；
[0010]图3为本专利技术优选实施例中形成电子抹除式可复写只读存储器阵列的方法的剖面示意图；
[0011]图4为本专利技术优选实施例中形成电子抹除式可复写只读存储器阵列的方法的剖面示意图；
[0012]图5为本专利技术优选实施例中形成电子抹除式可复写只读存储器阵列的方法的剖面示意图；
[0013]图6为本专利技术优选实施例中形成电子抹除式可复写只读存储器阵列的方法的剖面示意图；
[0014]图7为本专利技术优选实施例中形成电子抹除式可复写只读存储器阵列的方法的剖面示意图；
[0015]图8为本专利技术优选实施例中形成电子抹除式可复写只读存储器阵列的方法的剖面示意图；
[0016]图9为本专利技术另一优选实施例中电子抹除式可复写只读存储器阵列的剖面示意图。
[0017]符号说明
[0018]12：轻掺杂区
[0019]14：注入区
[0020]16：源/漏极
[0021]20：间隙壁
[0022]40：第一间隙壁
[0023]100：电子抹除式可复写只读存储器阵列
[0024]110、310：基底
[0025]122：第一列浮置栅极
[0026]122a、124a、222、322a、322b、322c：介电层
[0027]122b、124b：浮置栅极层
[0028]122c、124c、229：掩模
[0029]124：第二列浮置栅极
[0030]132：第一列抹除栅极
[0031]134：第二列抹除栅极
[0032]220：栅极
[0033]224、324a、324b、324c：底浮置栅极层
[0034]226、326a、326b、326c：氧氮氧层
[0035]228、328a、328b、328c：控制栅极层
[0036]320a：第一浮置栅极
[0037]320b：牺牲浮置栅极
[0038]320c：第二浮置栅极
[0039]330：电极层
[0040]330a：第一抹除栅极
[0041]330b：第二抹除栅极
[0042]BL、BL1：位线
[0043]BLC：位线接触插塞
[0044]P：间隙壁
[0045]P1：第一间隙壁
[0046]Q1：光致抗蚀剂
[0047]R：凹槽
[0048]S1、S2：侧壁
[0049]SL、SL1：源极线
[0050]T1：上表面
[0051]T2：下表面
[0052]W1、W2：宽度
[0053]WL1：第一列字线
[0054]WL2：第二列字线
[0055]WL3本文档来自技高网...

【技术保护点】

【技术特征摘要】
programmable read only memory,EEPROM)阵列，还包含：位线接触插塞，设置于该二间隙壁之间。11.如权利要求10所述的电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，还包含：位线，设置于该些位线接触插塞正下方。12.如权利要求7所述的电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，其中该第一浮置栅极以及该第二浮置栅极分别包含堆叠结构。13.如权利要求12所述的电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，其中各该些堆叠结构由下而上包含介电层、浮置栅极层以及掩模。14.如权利要求12所述的电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列，其中各该些堆叠结构由下而上包含介电层、底浮置栅极层、氧氮氧层、控制栅极层以及掩模。15.一种形成电子抹除式可复写只读存储器(electrically erasable programmable read only memory,EEPROM)阵列的方法，包含有：形成第一浮置栅极、牺牲浮置栅极以及第二浮置栅极于基底上；形成间隙壁于该牺牲浮置栅极的侧壁，以及形成第一间隙壁于该第一浮置栅极以及该第二浮置栅极的侧壁；填入电极层于该第一浮置栅极、该牺牲浮置栅极以及该第二浮置栅极之间的空间；以及移除该牺牲浮置栅极。16.如权利要求15所述的形成电子抹除式可复写只读存储器(electrically erasable pr...

【专利技术属性】
技术研发人员：萧学钧，彭逸宁，张子云，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：