视频数据处理方法及装置制造方法及图纸

一种计算机系统，包括能同时工作的三个处理器：标量处理器、矢量处理器和位流处理器；在视频数据编码或译码中，矢量处理器执行单指令多数据处理器能有效执行的操作，如ＤＣＴ和运动补偿；位流处理器执行哈夫曼和ＲＬＣ编码或译码；位流处理器能切换现场以使计算机系统同时处理多个数据流；标量和矢量处理器能被编程执行单个算术或布尔指令；位流处理器不能被编程执行单个算术或布尔指令，但是能被编程执行整个视频数据处理操作。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用计算机进行的数据处理，特别涉及用计算机进行的视频数据处理。计算机已经被用于系统数据的压缩和解压缩。系统数据包括静止和/或运动画面的图像等视频数据。系统数据还包括音频数据，例如电影的声迹。希望提供一种能够允许对视频数据进行快速处理的方法和电路。本专利技术提供一种允许对视频数据进行快速处理的方法和电路。在某些实施例中，本专利技术的计算机系统包括三个能够同时工作的处理器一个标量处理器、一个矢量处理器和一个位流处理器。在视频数据的编码和译码过程中，矢量处理器执行的操作能够有效地由一个单指令多数据(SIMD)处理器加以执行。这种操作包括1)诸如离散余弦变换(DCT)的线性数据变换；和2)运动补偿。位流处理器执行的操作包括对特定位而不是字或半字执行的操作。这种操作包括应用于例如MPEG-1、MPEG-2、H.261和H.263标准的哈夫曼和RLC编码和译码。标量处理器执行高级视频处理(例如，画面级处理)，对矢量和位流处理器的操作进行同步，并控制与外部设备的接口。在某些实施例中，计算机系统能够同时处理几个数据流。结果是计算机系统的用户能够与两方或多方进行电视会议。由于位流处理器能够切换现场以同时对不同的数据流实时进行编码和译码，所以，多数据流能够被同时处理。在某些实施例中，就标量和矢量处理器能够被编程以执行单个算术或布尔指令来讲，这两个处理器是可编程的。就位流处理器不能够被编程以执行单算术或布尔指令来讲，所述位流处理器不是可编程的。然而，位流处理器能够被编程以对一组视频数据执行整个视频数据处理操作。使位流处理器不能够被编程去执行单个算术或布尔指令允许所述位流处理器更快。标量和矢量处理器的可编程性使系统容易适应视频数据编码和译码标准的变化。下面描述本专利技术的其它特性和优点。本专利技术是由所权利要求限定的。附图说明图1是本专利技术的一个媒体卡的方框图。图2是本专利技术的多媒体处理器的方框图。图3是作为图2处理器的一部分的一个位流处理器的方框图。图4-6是本专利技术的计算机系统的方框图。图7示出了图2处理器的固件结构。图8-9示出了用于图1系统的地址映射。图10是图2处理器的DSP内核的方框图。图11示出了在作为图2处理器的一部分的矢量处理器中使用的一个流水线。图12是图11的矢量处理器的功能方框图。图13示出了图11矢量处理器中的执行数据通路。图14示出了图11矢量处理器中的加载和存储数据通路。图15是图2处理器的高速缓存系统的方框图。图16示出了图15高速缓存系统中的指令数据高速缓存。图17示出图2处理器的高速缓存控制单元中的数据通路流水线。图18示出了图2系统中的高速缓存控制单元中的地址处理流水线的数据通路。图19-22示出了图2处理器的状态机。图23示出了图15高速缓存系统中使用的地址格式。图24示出了图2处理器中的一个总线。图25示出了图2处理器中的一个仲裁控制单元。图26-29是图2处理器的时序图。图30-32示出了图2处理器中的存储器请求信号。图33示出了图2处理器中的一个总线仲裁控制单元。图34-36是图2处理器的时序图。图37-38示出了图2处理器中的总线接口电路。图39-40示出了用于图1系统的一个虚拟帧缓冲器(VFB)。图41示出了用于图1系统的总线接口电路。图42-43示出了用于图1系统的存储器控制器。图44示出了用于图1系统的地址控制器。图45和46示出了在图1系统中使用的格式。图47示出了图1系统中的状态机。图48是图1系统的数据控制器的方框图。图49-51是图1系统的时序图。图52-53示出了图2处理器中的设备接口电路。图54-56是图1系统的几个部分的方框图。图57-59示出了图1系统中的寄存器。图60示出了图1系统中的帧缓冲器和视频窗口。图61是图1系统的时序图。图62示出了图1系统中的寄存器。图63是图1系统的时序图。图64-66示出了在图1系统中使用的缓冲器。图1示出了一个包括多媒体处理器110的一个媒体卡100。在某些实施例中，处理器110是一个Samsung Semiconductor Corporation of San Jose，California公司生产的MSP-1EX(商标)型的处理器。处理器MSP-1EX将在下面的附录A中描述。处理器110通过局部总线105与主机系统(未示出)通信。在某些实施例中，总线105是一个32位、33MHz的PCI总线。处理器110的数字视频数据输出被连接到D/A(数字-模拟)转换器112。除了视频部分以外，数字视频数据可以包括音频部分例如电影的声迹。转换器112的输出适用于连接到电视机(未示出)或其它处理模拟数据的系统。在某些实施例中，处理器110还包括一个用于从A/D(模拟-数字)转换器接收数字视频数据的输入端口(见图4-6)。处理器110被连接到编码译码器114。编码译码器114从磁带录音机(未示出)或其它设备中接收模拟音频数据。编码译码器114从电话线(未示出)接收模拟电话数据。编码译码器114数字化所述模拟数据并将它们传输给处理器110。编码译码器114从处理器110接收数字数据，将这些数据转换成模拟形式，并当需要时传输这些模拟数据。处理器110通过总线122连接到存储器120。在图1中，存储器120是一个SDRAM(同步DRAM)，总线122是64位、80MHz的总线。其它存储器、总线宽度和总线速度被用于其它的实施例中，异步存储器和总线被用于某些实施例中。卡100的某些实施例在与本申请同一天由Le Nguyen提交的美国专利申请“多媒体信号处理器中的多处理器操作”中进行了描述，在这里一并作为参考。图2是处理器110的一个实施例的方框图。处理器110包括标量处理器210、矢量处理器(“VP”)220和位流处理器(“BP”)245。在某些实施例中，处理器210是一个工作于40MHz的32位RISC处理器并遵守现有技术已知的标准ARM7指令。矢量处理器220是一个工作于80MHz的单指令多数据(SIMD)处理器并具有288位的矢量寄存器。VP 220的一个实施例在由Song等人与本申请同一天提交的美国专利申请“多任务计算系统环境中的有效的现场保存和恢复”中进行了描述，在这里一并作为参考。处理器210和220能够被编程以执行单个算术或布尔指令或这种指令的一个序列。在某些实施例中，为了获得高的视频数据处理速度，使位流处理器245不能够被编程去执行单个算术或布尔指令。特别是，BP 245不能够被编程去执行诸如“与”、“或”和“加及累加”等单个指令。然而，可以命令BP 245去执行如附录A第十章所述的视频数据处理操作。同时，标量处理器210和矢量处理器220能够被编程以执行单个算术或布尔指令。因此，处理器110能够适应视频标准的变化。如图2所示，标量处理器210和矢量处理器220被连接到高速缓存子系统230。高速缓存子系统230被连接到总线240(“IOBUS”)和总线250(“FBUS”)。在某些实施例中，IOBUS 240是一个32位、40MHz的总线，FBUS 250是一个64位、80MHz的总线。IOBUS 240被连接到位流处理器245、中断控制器148、全双工UART单元243和4个定时器242。FBUS 250被连接到存本文档来自技高网...

【技术保护点】
一种用于对视频数据进行编码和译码的系统，所述系统包括： 矢量处理器，用于对视频数据执行线性变换； 位流处理器，用于压缩所述矢量处理器的输出或解压缩输入给所述矢量处理器的视频数据；和 控制电路，用于使所述矢量处理器和所述位流处理器的操作同步； 其中，所述位流处理器能够被所述控制电路中断以停止处理一个视频数据流和开始处理另一个视频数据流，从而使所述位流处理器能够基本同时地处理两个视频数据流，以使所述系统能够对两个视频数据流进行实时编码和译码。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：克利夫里德，孙在澈，阿姆贾德库里什，利T恩格延，马克福雷德里克森，蒂姆陆，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]