【技术实现步骤摘要】
半导体器件及半导体器件的形成方法
[0001]本专利技术涉及半导体领域，特别涉及一种半导体器件及半导体器件的形成方法。
技术介绍
[0002]现有金氧半场效晶体管(metal oxide semiconductor field effect transistor,MOSFET)多采用晕环(halo)离子注入(implant)，避免源/漏耗尽区域合并、沟道直接穿通(punch through)。然而，halo掺杂浓度过高，会导致BTBT(带间隧穿)以及耗尽过程中电子空穴对的产生，最终导致金氧半场效晶体管中的pn结漏电量变大；halo掺杂浓度减小，又会导致金氧半场效晶体管中pn界面区少子扩散通量增加，从而导致pn结漏电量变大；
[0003]因此，如何解决沟道直接穿通与pn结漏电之间的矛盾是亟需解决的技术问题。
技术实现思路
[0004]本专利技术公开了一种半导体器件及半导体器件的形成方法，该半导体器件可以解决沟道直接穿通与pn结漏电之间的矛盾。
[0005]为达到上述目的，本专利技术提供以下技术方...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；源区和漏区，所述源区和所述漏区形成于所述衬底内，且所述源区与所述漏区之间形成有沟道区；所述漏区与所述衬底中的一个为p型，另一个为n型，所述源区与所述漏区的类型相同，且所述源区或所述漏区与所述衬底间形成有耗尽层；晕环注入区，所述晕环注入区形成于所述衬底与预设区域之间，所述预设区域包括所述源区和/或所述漏区；所述晕环注入区包括用于防止沟道直接穿通的第一晕环注入子区和用于调节结漏电流的第二晕环注入子区，其中：所述第一晕环注入子区覆盖于所述预设区域的底部和/或侧面；所述耗尽层终止在所述第一晕环注入子区内；所述第二晕环注入子区覆盖于所述第一晕环注入子区的底部和/或侧面，且所述衬底一侧少子扩散所形成的扩散层终止在所述第二晕环注入子区内，所述第二晕环注入子区的掺杂浓度大于所述第一晕环注入子区的掺杂浓度。2.根据权利要求1所述的半导体器件，其特征在于，所述第一晕环注入子区的掺杂浓度，以及，所述第一晕环注入子区覆盖于所述预设区域的厚度作为防止沟道直接穿通的结构参数；所述第二晕环注入子区的掺杂浓度，以及，所述第二晕环注入子区覆盖于所述第一晕环注入子区的厚度作为调节所述结漏电流的结构参数。3.根据权利要求2所述的半导体器件，其特征在于，所述第一晕环注入子区的掺杂浓度范围为1
×
e
11
个离子/cm2～1
×
e
13
个离子/cm2。4.根据权利要求2所述的半导体器件，其特征在于，所述第二晕环注入子区的掺杂浓度范围为1
×
e
13
个离子/cm2～1
×
e
16
个离子/cm2。5.根据权利要求1
‑
4任一项所述的半导体器件，其特征在于，在靠近所述衬底一侧，所述耗尽层的边缘与所述第一晕环注入子区的边缘具有间距。6.根据权利要求1
‑
4任一项所述的半导体器件，其特征在于，所述半导体器件还包括栅极结构，所述栅极结构形成于所述衬底表面、且位于所述沟道区上。7.根据权利要求6所述的半导体器件，其特征在于，所述栅极结构包括形成于所述衬底表面的栅介质层和形成于所述栅介质层背离所述衬底一侧的栅极导电材料层。8.一种半导体器件的形成方法，其特征在于，包括：提供一衬底；在所述衬底内形成源区和漏区，且在所述源区与所述漏区之间形成沟道区；所述漏区与所述衬底中的一个为p型，另一个为n型，所述源区与所述漏区的类型相同，且在所述源区或所述漏区与所述衬底间形成耗尽层；定义第一掺杂区域，进行第一次离子注入，形成用于防止沟道直接穿通的第一晕环注入子区，所述第一晕环注入子区覆盖预设区域的底部和/或侧面，所述预设区域包括所述源区和/或所述漏区；将所述耗尽层终止在所述第一晕环注入子区内；定义第二掺杂区域，进行第二次离子注入，形成用于调节结漏电流的第二晕环注入子区，所述第二晕环注入子区覆盖所述第一晕环注入子区的底部和/或侧面；将所述衬底一侧少子扩散所形成的扩散层终止在所述第二晕环注入子区内，且控制所述第二晕环注入子区
的掺杂浓度大于所述第一晕环注入子区的掺杂浓度；所述第一晕环注入子区与所述第二晕环注入子区形成晕环注入区。9.根...
【专利技术属性】
技术研发人员：杨杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。