【技术实现步骤摘要】
半导体器件及其制作方法以及存储器系统
[0001]本公开实施例涉及半导体
，尤其涉及一种半导体器件及其制作方法以及存储器系统。
技术介绍
[0002]一些半导体器件，例如动态随机存储器(dynamic random access memory，DRAM)，可包括存储阵列以及控制电路，控制电路可对存储阵列进行控制，操作存储阵列进行读写或者擦除。
[0003]控制电路中包括不同的电容，以实现控制电路的各种电性功能，进而对存储阵列进行控制操作。随着存储阵列集成度的提高，控制电路的集成度也需要不断提高以满足对高集成度存储阵列的控制，于是控制电路中电容的集成度也随之提高。因此，如何提高电容的集成度成为亟待解决的问题。
技术实现思路
[0004]根据本公开实施例的第一方面，提供一种半导体器件，包括：
[0005]第一半导体结构，包括晶体管、第一电容以及第二电容；其中，所述第一电容位于所述晶体管的一端，所述第一电容中的一个电极与所述晶体管的漏极耦接；
[0006]所述第一电容被配置为存储数据的...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一半导体结构，包括晶体管、第一电容以及第二电容；其中，所述第一电容位于所述晶体管的一端，所述第一电容中的一个电极与所述晶体管的漏极耦接；所述第一电容被配置为存储数据的电容，所述第二电容被配置为CMOS控制电路中的电容。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：第二半导体结构，位于所述晶体管远离所述第一电容的一侧，所述第二半导体结构与所述第一半导体结构键合；其中，所述第二半导体结构与所述第二电容耦接，以配置为CMOS控制电路。3.根据权利要求1所述的半导体器件，其特征在于，所述晶体管包括：半导体柱，所述晶体管的源极和漏极分别位于所述半导体柱相对的两端；栅介质层以及栅极；其中，所述栅介质层位于所述半导体柱和所述栅极之间。4.根据权利要求1所述的半导体器件，其特征在于，沿着所述第一电容的径向，所述第一电容包括：第一电极，围绕所述第一电极的介电层和第二电极；其中，所述介电层位于所述第一电极和所述第二电极之间。5.根据权利要求4所述的半导体器件，其特征在于，所述第二电极与所述晶体管的漏极耦接。6.根据权利要求1所述的半导体器件，其特征在于，所述第二电容的结构与所述第一电容的结构相同。7.根据权利要求2所述的半导体器件，其特征在于，所述第二半导体结构包括第一CMOS结构和第二CMOS结构；其中，所述晶体管的源极与所述第一CMOS结构耦接，所述第二电容与所述第二CMOS结构耦接。8.根据权利要求7所述的半导体器件，其特征在于，所述第一半导体结构包括阵列区和外围区；其中，所述第一电容位于所述阵列区，所述第二电容位于所述外围区。9.根据权利要求8所述的半导体器件，其特征在于，所述第一半导体结构还包括：第一互联层，位于所述外围区，且位于所述第二电容和所述键合界面之间；其中，所述第一互联层与所述第二电容的第二电极耦接，所述第一互联层与所述第二CMOS结构耦接。10.根据权利要求9所述的半导体器件，其特征在于，所述第一半导体结构还包括：连接层，位于所述第一互联层和所述晶体管之间；其中，所述连接层的一部分覆盖所述晶体管，所述第一互联层覆盖所述连接层的另一部分；连接部，位于所述第一电容和所述晶体管之间，且贯穿所述连接层；其中，所述连接部与所述第一电容的第二电极耦接，所述连接部与所述晶体管的漏极耦接。11.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体结构还包括：第二互联层，位于所述第一电容和所述第二电容远离所述晶体管的一端；所述第二互联层与所述第一电容的第一电极耦接，所述第二互联层与所述第二电容的第一电极耦接。12.根据权利要求7所述的半导体器件，其特征在于，所述第一半导体结构还包括：位线，位于所述晶体管靠近所述第二半导体结构的一侧；所述位线与所述晶体管的源极耦接，所述位线与所述第一CMOS结构耦接。13.一种半导体器件的制作方法，其特征在于，包括：
提供第一衬底；在所述第一衬底上形成第一半导体结构；其中，所述第一半导体结构包括晶体管、第一电容以及第二电容；所述第一电容位于所述晶体管远离所述第一衬底的一端，所述第一电容中的一个电极与所述晶体管的漏极耦接；其中，所述第一...
【专利技术属性】
技术研发人员：王言虹，刘威，黄诗琪，刘雅琴，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。