半导体器件及其制备方法技术

本申请公开了一种半导体器件及其制备方法，半导体器件包括第一导电类型的衬底以及设置在衬底上的外延层；半导体器件还包括设在外延层中的多个半导体单元、多个栅极沟槽以及多个屏蔽层；多个半导体单元包括多个第一半导体单元和多个第二半导体单元，第二半导体单元周向上环绕设有多个第一半导体单元；第一半导体单元包括第二导电类型的体区、第二导电类型的体区接触区和第一导电类型的源极区；体区从外延层向衬底延伸；体区接触区与源极区从外延层的表面延伸至体区表面；第二半导体单元包括第二导电类型的屏蔽区；屏蔽区从外延层的表面向衬底延伸，屏蔽区与屏蔽层接触，以消除浮空状态下屏蔽层有空穴流出且无法回流的现象，保证器件的正常导通。器件的正常导通。器件的正常导通。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本申请涉及半导体
，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]随着半导体功率器件的发展，半导体功率器件已从平面结构发展为沟槽结构，以提升电流密度，减小电阻。
[0003]对于沟槽型的半导体器件，需要减小沟槽拐角处的栅极氧化层中的电场，来保证其可靠性。一种方式是在栅极沟槽底部加入P型掩蔽层结构，利用栅极沟槽底部形成的PN结保护沟槽拐角。该方式中，P型掩蔽层和P型基层间距过小且栅极沟槽底部的P型掩蔽层处于浮空状态时，在关断过程中有空穴从P型掩蔽层流向P型基层，并且无法回流，导致器件开启时，存在更大的耗尽区，从而增大导通时的电阻及损耗，无法正常工作。

技术实现思路

[0004]本申请提供半导体器件及其制备方法，以消除有空穴从P型掩蔽层流出且无法回流的现象。
[0005]为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种半导体器件，包括：第一导电类型的衬底以及设置在所述衬底上的外延层；所述半导体器件还包括：设置在所述外延层中的多个半导体单元、多个栅极沟槽以及多个屏蔽层；所述栅极沟槽设置在任意两个所述半导体单元之间，所述屏蔽层从所述栅极沟槽的底部向所述衬底延伸；
[0006]所述多个半导体单元包括：多个第一半导体单元和多个第二半导体单元，其中，所述第二半导体单元被配置为周向上环绕设置有多个所述第一半导体单元；
[0007]所述第一半导体单元包括：第二导电类型的体区、第二导电类型的体区接触区和第一导电类型的源极区；所述体区从所述外延层向所述衬底延伸；所述体区接触区与所述源极区从所述外延层的表面延伸至所述体区的表面；
[0008]所述第二半导体单元包括：第二导电类型的屏蔽区；所述屏蔽区从所述外延层的表面向所述衬底延伸，所述屏蔽区与所述屏蔽层相接触。
[0009]为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种半导体器件，包括：第一导电类型的衬底以及设置在所述衬底上的外延层，以及设置在所述外延层上的多个晶胞；
[0010]所述晶胞包括：设置在所述外延层中的多个半导体单元、栅极沟槽以及屏蔽层；所述栅极沟槽设置在任意两个所述半导体单元之间，所述屏蔽层从所述栅极沟槽的底部向所述衬底延伸；
[0011]所述多个半导体单元包括：多个第一半导体单元和一个第二半导体单元，其中，一个所述第二半导体单元的周向上环绕设置有多个所述第一半导体单元；
[0012]所述第一半导体单元包括：第二导电类型的体区、第二导电类型的体区接触区和第一导电类型的源极区；所述体区从所述外延层向所述衬底延伸；所述体区接触区与所述
源极区从所述外延层的表面延伸至所述体区的表面；
[0013]所述第二半导体单元包括：第二导电类型的屏蔽区；所述屏蔽区从所述外延层的表面向所述衬底延伸，所述屏蔽区与所述屏蔽层相接触。
[0014]为了解决上述技术问题，本申请提供的第三个技术方案为：提供一种半导体器件的制备方法，包括：
[0015]提供第一导电类型的衬底；
[0016]在所述衬底上设置外延层；
[0017]在所述外延层上设置有多个半导体单元；以及在任意两个所述半导体单元之间设置有屏蔽层；以及在所述屏蔽层上设置有栅极沟槽；
[0018]其中，所述多个半导体单元包括：多个第一半导体单元和多个第二半导体单元，其中，所述第二半导体单元被配置为周向上环绕设置有多个所述第一半导体单元；所述第一半导体单元包括：第二导电类型的体区、第二导电类型的体区接触区和第一导电类型的源极区；所述体区从所述外延层向所述衬底延伸；所述体区接触区与所述源极区从所述外延层的表面延伸至所述体区的表面；所述第二半导体单元包括：第二导电类型的屏蔽区；所述屏蔽区从所述外延层的表面向所述衬底延伸，所述屏蔽区与所述屏蔽层相接触。
[0019]本申请的有益效果：区别于现有技术，本申请公开了一种半导体器件及其制备方法，半导体器件包括第一导电类型的衬底以及设置在衬底上的外延层；半导体器件还包括：设置在外延层中的多个半导体单元、多个栅极沟槽以及多个屏蔽层；栅极沟槽设置在任意两个半导体单元之间，屏蔽层从栅极沟槽的底部向衬底延伸；多个半导体单元包括：多个第一半导体单元和多个第二半导体单元，其中，第二半导体单元被配置为周向上环绕设置有多个第一半导体单元；第一半导体单元包括：第二导电类型的体区、第二导电类型的体区接触区和第一导电类型的源极区；体区从外延层向衬底延伸；体区接触区与源极区从外延层的表面延伸至体区的表面；第二半导体单元包括：第二导电类型的屏蔽区；屏蔽区从外延层的表面向衬底延伸，屏蔽区与屏蔽层相接触，将栅极沟槽底部的屏蔽层通过屏蔽区连接至源区，从而消除浮空状态下屏蔽层有空穴流出且无法回流的现象，保证器件的正常导通。
附图说明
[0020]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0021]图1a是现有技术中栅极沟槽底部加入P型掩蔽层的SiC沟槽型MOSFET结构示意图；
[0022]图1b是现有技术中P型掩蔽层通过主结实现接地的结构示意图；
[0023]图2a是本申请实施例提供的半导体器件的版图结构示意图；
[0024]图2b是图2a所示的半导体器件从外延层表面观看的结构示意图；
[0025]图3是图2a所示的半导体器件沿A
‑
A线的截面示意图；
[0026]图4是图2a所示的半导体器件沿B
‑
B线的截面示意图；
[0027]图5是本申请一实施例提供的半导体器件制备方法的流程示意图；
[0028]图6是图5所示步骤S02的结构示意图；
[0029]图7a是图5所示步骤S03的流程示意图；
[0030]图7b是图7a所示的步骤S031的结构示意图；
[0031]图8是图7a所示步骤S032的结构示意图；
[0032]图9是图7a所示步骤S033的结构示意图；
[0033]图10是图7a所示步骤S034的结构示意图；
[0034]图11是图7a所示步骤S036的结构示意图；
[0035]图12是图5所示步骤S04的结构示意图；
[0036]图13是图5所示步骤S05中间过程的结构示意图；
[0037]图14是图5所示步骤S05的结构示意图；
[0038]图15是图5所示步骤S06中间过程的结构示意图；
[0039]图16是图5所示步骤S06的结构示意图；
[0040]图17是图5所示步骤S07中间过程的结构示意图；
[0041]图18是图5所示步骤S07的结构示意图；
[0042]图19是图5所示步骤S08中间过程的结构示意图；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一导电类型的衬底以及设置在所述衬底上的外延层；所述半导体器件还包括：设置在所述外延层中的多个半导体单元、多个栅极沟槽以及多个屏蔽层；所述栅极沟槽设置在任意两个所述半导体单元之间，所述屏蔽层从所述栅极沟槽的底部向所述衬底延伸；所述多个半导体单元包括：多个第一半导体单元和多个第二半导体单元，其中，所述第二半导体单元被配置为周向上环绕设置有多个所述第一半导体单元；所述第一半导体单元包括：第二导电类型的体区、第二导电类型的体区接触区和第一导电类型的源极区；所述体区从所述外延层向所述衬底延伸；所述体区接触区与所述源极区从所述外延层的表面延伸至所述体区的表面；所述第二半导体单元包括：第二导电类型的屏蔽区；所述屏蔽区从所述外延层的表面向所述衬底延伸，所述屏蔽区与所述屏蔽层相接触。2.根据权利要求1所述的半导体器件，其特征在于，多个所述半导体单元呈二维阵列排布；单数行或单数列包括多个间隔设置的所述第一半导体单元；偶数行或偶数列包括多个所述第一半导体单元和多个所述第二半导体单元，且所述第一半导体单元和所述第二半导体单元交替设置；所述屏蔽层包括位于相邻两行所述半导体单元之间的第一掩蔽条和位于相邻两列所述半导体单元之间的第二掩蔽条；多个所述第一掩蔽条和多个所述第二掩蔽条交叉设置且相互连接。3.根据权利要求1所述的半导体器件，其特征在于，所述屏蔽层的底面与所述屏蔽区的底面平齐。4.根据权利要求1所述的半导体器件，其特征在于，所述屏蔽层的顶面低于所述半导体单元的底面。5.根据权利要求1所述的半导体器件，其特征在于，所述源极区环绕所述体区接触区整周设置；所述第二半导体单元为所述第二导电类型的屏蔽区。6.根据权利要求5所述的半导体器件，其特征在于，所述源极区与所述体区接触区同心设置，且所述体区接触区的中心与所述体区的中心对应。7.根据权利要求1所述的半导体器件，其特征在于，所述衬底的材料为SiC、Si、Ga2O3、GaN、金刚石中的一种。8.根据权利要求1所述的半导体器件，其特征在于，多个所述半导体单元的形状和尺寸均相同；和/或，所述半导体单元表面的形状为正方形、六边形、八边形或十二边形。9.根据权利要求1所述的半导体器件，其特征在于，还包括：栅氧，设置于所述栅极沟槽的内表面；栅极，设置于所述栅极沟槽内；介质层，设置于所述外延层的表面且覆盖所述栅极；所述介质层对应所述半导体单元具有开口；源极层，设置于所述介质层远离所述外延层的表面且通过所述开口与所述半导体单元形成欧姆接触；漏极层，设置于所述衬底远离所述外延层的表面。10.根据权利要求1所述的半导体器件，...

【专利技术属性】
技术研发人员：韩忠霖，陶永洪，张中华，江群弟，
申请(专利权)人：湖南三安半导体有限责任公司，
类型：发明
国别省市：