半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底；第一介电层，位于基底上；第一金属互连线，位于第一介电层中，沿第一方向延伸且沿第二方向平行排布，包括下层子互连线和上层子互连线，上层子互连线位于下层子互连线上方，在第二方向上，下层子互连线和上层子互连线在基底上的投影交替排布；第二介电层，位于第一介电层和上层子互连线的顶部；第二金属互连线，位于部分厚度的第二介电层中，沿第二方向延伸且沿第一方向平行排布；通孔互连结构，位于第二金属互连线底部的剩余第二介电层、以及部分厚度的第一介电层中，通孔互连结构与上层子互连线的顶部相连，且在纵向上覆盖部分厚度的上层子互连线的侧壁。本发明专利技术有利于减小电阻

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后段(back end of line，BEOL)电学性能以及器件可靠性的影响很大，严重时会影响半导体器件的正常工作。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，所述基底的表面法线方向为纵向；第一介电层，位于所述基底上；多根第一金属互连线，位于所述第一介电层中，所述第一金属互连线包括下层子互连线和上层子互连线，所述下层子互连线位于部分厚度的所述第一介电层中，所述上层子互连线位于所述下层子互连线上方的剩余厚度的所述第一介电层中，所述下层子互连线和上层子互连线均沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相垂直，在所述第二方向上，所述下层子互连线和所述上层子互连线在所述基底上的投影交替排布；第二介电层，位于所述第一介电层和所述上层子互连线的顶部；多根第二金属互连线，位于部分厚度的所述第二介电层中，且在所述纵向上与所述第一金属互连线间隔设置，所述第二金属互连线沿所述第二方向延伸且沿第一方向平行排布；通孔互连结构，位于所述第二金属互连线底部的剩余厚度的所述第二介电层、以及部分厚度的所述第一介电层中，所述通孔互连结构与所述上层子互连线的顶部相连，且在所述纵向上覆盖部分厚度的所述上层子互连线的侧壁。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底的表面法线方向为纵向；在所述基底上形成第一子介电层；在所述第一子介电层中形成多根下层子互连线，所述下层子互连线沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相垂直；形成覆盖所述下层子互连线和第一子介电层的第二子介电，所述第二子介电层和第一子介电层构成第一介电层；在所述第二子介电层中形成多根上层子互连线，所述上层子互连线沿所述第一方向延伸且沿所述第二方向平行排布，在所述第二方向上，所述下层子互连线和所述上层子互连线在所述基底上的投影交替排布，所述下层子互连线和上层子互连线构成第一金属互连线；形成覆盖所述第一介电层和所述上层子互连线的第二介电层；在所述第二介电层中形成多根第二金属互连线、以及位于所述
第二金属互连线底部的通孔互连结构，所述第二金属互连线沿所述第二方向延伸且沿第一方向平行排布，所述通孔互连结构与所述上层子互连线的顶部相连，且所述通孔互连结构在所述纵向上延伸至部分厚度的所述第二子介电层中，并在所述纵向上覆盖部分厚度的所述上层子互连线的侧壁。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的半导体结构的形成方法中，在第一子介电层中形成下层子互连线后，形成覆盖下层子互连线和第一子介电层的第二子介电层，并在第二子介电层中形成上层子互连线，上层子互连线与下层子互连线的延伸方向相同，下层子互连线和上层子互连线构成第一金属互连线，且在第二方向上，下层子互连线和上层子互连线在基底上的投影交替排布，在形成第二介电层后，在第二介电层中形成多根第二金属互连线、以及位于第二金属互连线底部的通孔互连结构，通孔互连结构与上层子互连线的顶部相连，且通孔互连结构在纵向上延伸至部分厚度的第二子介电层中，并在纵向上覆盖部分厚度的上层子互连线的侧壁；与单层的第一金属互连线相比，本专利技术实施例中，由于同层的第一金属互连线包括下层子互连线和上层子互连线，下层子互连线与上层子互连线位于第一介电层的不同厚度的位置处，也就是说，下层子互连线与上层子互连线在纵向上位于不同高度位置处，且在第二方向上，下层子互连线和上层子互连线在基底上的投影交替排布，这为通孔互连结构能够在纵向上延伸至部分厚度的第二子介电层中提供了更多的空间位置，同时，通过使通孔互连结构在纵向上覆盖部分厚度的上层子互连线的侧壁，有利于增大了通孔互连结构与上层子互连线的接触面积，从而减小通孔互连结构与上层子互连线的接触电阻；此外，下层子互连线和上层子互连线的位置排布，也为增大通孔互连结构沿第二方向的尺寸提供了更多的空间位置，因此易于通过增大通孔互连结构沿第二方向的尺寸的方式，减小通孔互连结构自身的电阻，这相应也有利于增大通孔互连结构与第一金属互连线的接触面积，以减小通孔互连结构与第一金属互连线的接触电阻；综上，通过采用叠层结构的下层子互连线和上层子互连线构成同层的第一金属互连线，且下层子互连线和上层子互连线在基底上的投影交替排布，并使通孔互连结构在纵向上覆盖部分厚度的上层子互连线的侧壁，从而有利于减小后段制程中的RC延迟(电阻
‑
电容延迟)，而且，通孔互连结构与上层子互连线的接触电阻的减小，还有利于改善通孔互连结构位置处的应力迁移(stress migration)问题，进而提高半导体结构的性能。
附图说明
[0009]图1是一种半导体结构的立体图；
[0010]图2是图1沿a1a2割线的剖视图；
[0011]图3是本专利技术半导体结构一实施例的立体图；
[0012]图4是图3中第一金属互连线的俯视图；
[0013]图5是图3沿a1a2割线的剖视图；
[0014]图6至图17是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0015]目前半导体结构的性能仍有待提高。现结合一种半导体结构分析其性能仍有待提高的原因。
[0016]参考图1，图1是一种半导体结构的立体图。
[0017]所述半导体结构包括：基底10，基底10中形成有晶体管结构20；介电层 (图未示)，位于基底10上；金属互连结构(未标示)，位于介电层内，在纵向(即基底10表面的法线方向)上，金属互连结构包括多层间隔设置的金属互连线30，最底层的金属互连线30与晶体管结构20实现电连接，且相邻两层金属互连线30之间通过通孔互连结构35相连。
[0018]目前，对于每一层金属互连线30，金属互连线30为单层结构，且纵向上的相邻两层金属互连线30的延伸方向相垂直。例如，相邻两层金属互连线30 分别为第一层金属互连线31、以及位于第一层金属互连线31上方的第二层金属互连线32，第一层金属互连线31沿第一方向(如图1中x方向所示)延伸，第二层金属互连线32沿第二方向(如图1中y方向所示)延伸，第一方向和第二方向相垂直。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底的表面法线方向为纵向；第一介电层，位于所述基底上；多根第一金属互连线，位于所述第一介电层中，所述第一金属互连线包括下层子互连线和上层子互连线，所述下层子互连线位于部分厚度的所述第一介电层中，所述上层子互连线位于所述下层子互连线上方的剩余厚度的所述第一介电层中，所述下层子互连线和上层子互连线均沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相垂直，在所述第二方向上，所述下层子互连线和所述上层子互连线在所述基底上的投影交替排布；第二介电层，位于所述第一介电层和所述上层子互连线的顶部；多根第二金属互连线，位于部分厚度的所述第二介电层中，且在所述纵向上与所述第一金属互连线间隔设置，所述第二金属互连线沿所述第二方向延伸且沿第一方向平行排布；通孔互连结构，位于所述第二金属互连线底部的剩余厚度的所述第二介电层、以及部分厚度的所述第一介电层中，所述通孔互连结构与所述上层子互连线的顶部相连，且在所述纵向上覆盖部分厚度的所述上层子互连线的侧壁。2.如权利要求1所述的半导体结构，其特征在于，所述通孔互连结构沿所述第二方向覆盖所述上层子互连线的整个顶部或部分顶部。3.如权利要求1所述的半导体结构，其特征在于，在所述第一方向上，相邻所述下层子互连线之间相隔离，相邻所述上层子互连线之间相隔离；其中，所述上层子互连线还沿所述第一方向向任意一侧延伸至相邻的所述下层子互连线的部分顶部上，并与相对应的所述下层子互连线相连，或者，所述上层子互连线还沿所述第一方向向两侧延伸至相邻的所述下层子互连线的部分顶部上，并与相对应的所述下层子互连线相连，或者，在所述第一方向上，所述下层子互连线和上层子互连线在所述基底上的投影交替排布。4.如权利要求1～3中任一项所述的半导体结构，其特征在于，所述下层子互连线侧部的所述上层子互连线底面低于所述下层子互连线顶面。5.如权利要求1～3中任一项所述的半导体结构，其特征在于，所述第一介电层包括：第一子介电层和位于所述第一子介电层顶部的第二子介电层；所述下层子互连线位于所述第一子介电层中，所述上层子互连线位于所述第二子介电层中。6.如权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：层内刻蚀停止层，位于所述上层子互连线露出的下层子互连线顶部与第二子介电层底部之间、以及所述上层子互连线露出的第一子介电层顶部与第二子介电层底部之间。7.如权利要求6所述的半导体结构，其特征在于，所述层内刻蚀停止层的材料包括SiCN、SiCO、SiN、Al2O3和AlN中的一种或多种。8.如权利要求1所述的半导体结构，其特征在于，在所述纵向上，所述上层子互连线的厚度为第一厚度；被所述通孔互连结构覆盖的所述上层子互连线的厚度为第二厚度，所述第二厚度占所
述第一厚度的比例为5％至80％。9.如权利要求1或2所述的半导体结构，其特征在于，在所述第二方向上，所述上层子互连线的宽度为第一宽度；所述通孔互连结构覆盖所述上层子互连线的宽度为第二宽度，所述第二宽度占所述第一宽度的比例为20％至100％。10.如权利要求1所述的半导体结构，其特征在于，所述第一金属互连线的材料包括Co、W、Ru、Al、Ir、Rh、Os、Pd、Cu、Pt、Ni、Ta、TaN、Ti和TiN中的一种或多种；所述第二金属互连线的材料包括Co、W、Ru、Al、Ir、Rh、Os、Pd、Cu、Pt、Ni、Ta、TaN、Ti和TiN中的一种或多种；所述通孔互连结构的材料包括Co、W、Ru、Al、Ir、Rh、Os、Pd、Cu、Pt、Ni、Ta、TaN、Ti和TiN中的一种或多种。11.如权利要求1所述的半导体结构，其特征在于，所述第一介电层的材料包括SiOCH、SiOC、SiO2、FSG、BSG、PSG和BPSG中的一种或多种；所述第二介电层的材料包括SiOCH、SiOC、SiO2、FSG、BSG、PSG和BPSG中的一种或多种。12.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底的表面法线方向为纵向；在所述基底上形成第一子介电层；在所述第一子介电层中形成多根下层子互连线，所述下层子...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：