半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底；介电层，位于基底上；多根金属互连线，位于介电层中，包括下层子互连线和上层子互连线，下层子互连线位于部分厚度的介电层中，上层子互连线位于下层子互连线顶部的剩余厚度的介电层中，下层子互连线和上层子互连线均沿第一方向延伸且沿第二方向平行排布，沿第一方向，在相邻金属互连线的断开位置处，下层子互连线和上层子互连线相邻设置。本发明专利技术下层子互连线与上层子互连线在基底表面的法线方向上位于不同高度位置处，因此，有利于减小工艺对金属互连线的头对头间距的限制，从而在确保工艺可靠性的同时，缩小金属互连线头对头的间距。间距。间距。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后段(back end of line，BEOL)电学性能以及器件可靠性的影响很大，严重时会影响半导体器件的正常工作。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，在确保工艺可靠性的同时，缩小金属互连线头对头的间距。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；介电层，位于所述基底上；多根金属互连线，位于所述介电层中，所述金属互连线包括下层子互连线和上层子互连线，所述下层子互连线位于部分厚度的所述介电层中，所述上层子互连线位于所述下层子互连线上方的剩余厚度的所述介电层中，所述下层子互连线和上层子互连线均沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相垂直，其中，沿所述第一方向，在相邻所述金属互连线的断开位置处，所述下层子互连线和所述上层子互连线相邻设置。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一子介电层；在所述第一子介电层中形成下层子互连线，所述下层子互连线沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相垂直；形成覆盖所述下层子互连线和第一子介电层的第二子介电层；形成贯穿所述第二子介电层的上层子互连线，所述上层子互连线沿所述第一方向延伸且沿所述第二方向平行排布，所述上层子互连线和下层子互连线构成金属互连线，其中，沿所述第一方向，在相邻所述金属互连线的断开位置处，所述下层子互连线和所述上层子互连线相邻设置。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的半导体结构中，金属互连线包括下层子互连线和上层子互连线，所述下层子互连线位于部分厚度的所述介电层中，所述上层子互连线位于所述下层子互连线上方的剩余厚度的所述介电层中，且沿所述第一方向，在相邻金属互连线的断开位置处，所述下层子互连线和上层子互连线相邻设置；由于下层子互连线与上层子互连线位于介电层的不同厚度的位置处，即下层子互连线与上层子互连线在基底表面的法线方向上位于不同高度位置处，因此，有利于减小工艺对金属互连线的头对头间距的限制，能够尽可
能地缩小第一方向上的相邻下层子互连线和上层子互连线的端部之间的横向距离，从而在确保工艺可靠性的同时，缩小金属互连线头对头的间距。
[0009]本专利技术实施例提供的半导体结构的形成方法中，在第一子介电层中形成下层子互连线，形成覆盖所述下层子互连线和第一子介电层的第二子介电层后，形成贯穿第二子介电层的上层子互连线，所述上层子互连线和下层子互连线构成金属互连线，且沿所述第一方向，在相邻所述金属互连线的断开位置处，所述下层子互连线和所述上层子互连线相邻设置；由于下层子互连线位于第一子子介电层中，上层子互连线位于位于第二子子介电层中，即下层子互连线与上层子互连线在基底表面的法线方向上位于不同高度位置处，因此，有利于减小工艺对金属互连线的头对头间距的限制，能够尽可能地缩小第一方向上的相邻下层子互连线和上层子互连线的端部之间的横向距离，从而在确保工艺可靠性的同时，缩小金属互连线头对头的间距。
附图说明
[0010]图1是一种半导体结构的立体图；
[0011]图2是任一层金属互连线和介电层的俯视图；
[0012]图3是本专利技术半导体结构一实施例的立体图；
[0013]图4是图3中金属互连线的俯视图；
[0014]图5是图4沿a1a2割线的剖视图；
[0015]图6至图16是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0016]受到工艺的限制，目前难以缩小金属互连线头对头的间距。现结合一种半导体结构分析难以缩小金属互连线头对头的间距的原因。
[0017]参考图1，图1是一种半导体结构的立体图。
[0018]所述半导体结构包括：基底10，所述基底10中形成有晶体管结构20；介电层(图未示)，位于所述基底10上；金属互连结构(未标示)，位于所述介电层内，在纵向上(即沿所述基底10表面的法线方向)，所述金属互连结构包括多层间隔设置的金属互连线30，最底层的金属互连线30与晶体管结构20实现电连接，沿所述基底10表面的法线方向，相邻两层金属互连线30的延伸方向相垂直，且相邻两层金属互连线30之间通过通孔互连结构35相连。
[0019]结合参考图2，图2是任一层金属互连线30和介电层40的俯视图。目前，对于每一层金属互连线30，金属互连线30为单层结构。其中，在同一层金属互连线30中，沿金属互连线30的延伸方向(如图2中X方向所示)，金属互连线30的头对头的间距d是被工艺限制住的(例如，受到光刻工艺的限制)，因此，随着工艺节点的演进，器件的特征尺寸不断缩小，这相应增大了后段制程的工艺难度，从而导致难以在确保工艺可靠性的同时，不断缩小金属互连线30头对头的间距d。
[0020]为了解决所述技术问题，本专利技术实施例提供的半导体结构中，金属互连线包括下层子互连线和上层子互连线，所述下层子互连线位于部分厚度的介电层中，所述上层子互连线位于所述下层子互连线上方的剩余厚度的所述介电层中，且沿所述第一方向，在相邻
金属互连线的断开位置处，所述下层子互连线和上层子互连线相邻设置；由于下层子互连线与上层子互连线位于介电层的不同厚度的位置处，即下层子互连线与上层子互连线在基底表面的法线方向上位于不同高度位置处，因此，有利于减小工艺对金属互连线的头对头间距的限制，能够尽可能地缩小第一方向上的相邻下层子互连线和上层子互连线的端部之间的横向距离，从而在确保工艺可靠性的同时，缩小金属互连线头对头的间距。
[0021]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0022]结合参考图3至图5，图3是本专利技术半导体结构一实施例的立体图，图4是图3中金属互连线的俯视图，图5是图4沿a1a2割线的剖视图。
[0023]所述半导体结构包括：基底100(如图5所示)；介电层200(如图5所示)，位于基底100上；多根金属互连线280，位于介电层200中，金属互连线280包括下层子互连线230和上层子互连线260，下层子互连线230位于部分厚度的介电层200中，上层子互连线2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；介电层，位于所述基底上；多根金属互连线，位于所述介电层中，所述金属互连线包括下层子互连线和上层子互连线，所述下层子互连线位于部分厚度的所述介电层中，所述上层子互连线位于所述下层子互连线上方的剩余厚度的所述介电层中，所述下层子互连线和上层子互连线均沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相垂直，其中，沿所述第一方向，在相邻所述金属互连线的断开位置处，所述下层子互连线和所述上层子互连线相邻设置。2.如权利要求1所述的半导体结构，其特征在于，所述基底中形成有多根前层互连线，且所述基底表面的法线方向为纵向；所述金属互连线在所述纵向上与所述基底相间隔；所述半导体结构还包括：第一通孔互连结构，贯穿所述下层子互连线底部和所述前层互连线顶部之间的所述介电层，所述第一通孔互连结构电连接所述下层子互连线和所述前层互连线；第二通孔互连结构，贯穿所述上层子互连线底部和所述前层互连线顶部之间的所述介电层，所述第二通孔互连结构电连接所述上层子互连线和所述前层互连线。3.如权利要求2所述的半导体结构，其特征在于，所述前层互连线沿所述第二方向延伸且沿所述第一方向平行排布；在所述第一方向上，在相邻所述金属互连线的断开位置处，所述下层子互连线中靠近端部的部分、以及所述上层子互连线中靠近端部的部分分别位于相邻的所述前层互连线上方。4.如权利要求1所述的半导体结构，其特征在于，在所述第一方向上，相邻所述下层子互连线之间相隔离，相邻所述上层子互连线之间相隔离，所述上层子互连线还沿所述第一方向向任意一侧延伸至相邻的所述下层子互连线的部分顶部上，并与相对应的所述下层子互连线相连，相连的所述上层子互连线和所下层子互连线共同作为同一根所述金属互连线。5.如权利要求1所述的半导体结构，其特征在于，在所述第二方向上，所述下层子互连线和上层子互连线在所述基底上的投影交替排布。6.如权利要求1～5中任一项所述的半导体结构，其特征在于，所述下层子互连线侧部的所述上层子互连线底面低于所述下层子互连线顶面。7.如权利要求1～5中任一项所述的半导体结构，其特征在于，所述介电层包括：第一子介电层和位于所述第一子介电层顶部的第二子介电层；所述下层子互连线位于所述第一子介电层中，所述上层子互连线位于所述第二子介电层中。8.如权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：层内刻蚀停止层，位于所述上层子互连线露出的下层子互连线顶部与第二子介电层底部之间、以及所述上层子互连线露出的第一子介电层顶部与第二子介电层底部之间。9.如权利要求8所述的半导体结构，其特征在于，所述层内刻蚀停止层的材料包括
SiCN、SiCO、SiN、Al2O3和AlN中的一种或多种。10.如权利要求2所述的半导体结构，其特征在于，所述第一通孔互连结构和所述下层子互连线为一体结构。11.如权利要求2所述的半导体结构，其特征在于，所述第二通孔互连结构和所述上层子互连线为一体结构。12.如权利要求1所述的半导体结构，其特征在于，沿所述第一方向，在相邻所述金属互连线的断开位置处，相邻所述下层子互连线和上层子互连线的端部之间的横向距离为大于5纳米。13.如权利要求4所述的半导体结构，其特征在于，沿所述第一方向，所述下层子互连线和上层子互连线的交叠部分的长度为10纳米至2000纳米。14.如权利要求4所述的半导体结构，其特征在于，沿所述第一方向，相邻所述下层子互连线的端部之间的距离为20纳米至200纳米。15.如权利要求1所述的半导体结构，其特征在于，所述金属互连线的材料包括Co、W、Ru、Al、Ir、Rh、Os、Pd、Cu、Pt、Ni、Ta、TaN、Ti和TiN中的一种或多种。16.如权利要求1所述的半导体结构，其特征在于，所述介电层的材料包括SiOCH、SiOC、SiO2、FSG、BSG、PSG和BPSG中的一种或多种。17.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成第一子介电层；在所述第一子介电层中形成下层子互连线，所述下层子互连线沿第一方向延伸且沿第二方向平行排布，所述第一方向与所述第二方向相...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：