半导体存储器件制造技术

技术编号：35738497 阅读：24 留言：0更新日期：2022-11-26 18:41

本实用新型专利技术公开了半导体存储器件，其包括衬底、位线、以及电阻结构。衬底包括有源区以及多个绝缘区。电阻结构设置在绝缘区上，电阻结构由下而上还依序包括第一半导体层、以及第一盖层。位线设置在衬底上并横跨有源区以及绝缘区，位线由下而上还依序包括第二半导体层、第一阻障层、第一导电层、以及第二盖层。其中，第一半导体层与的第二半导体层具有相互齐平的顶面以及相同的半导体材质。由此，可在简化制作工艺的前提下形成兼具结构可靠度以及稳定表面电阻值的电阻器。表面电阻值的电阻器。表面电阻值的电阻器。

全部详细技术资料下载

【技术实现步骤摘要】
半导体存储器件

[0001]本技术是关于一种半导体器件，特别是一种半导体存储器件。

技术介绍

[0002]以目前的半导体技术水准，业界已能将控制电路、存取器、低压操作电路以及高压操作电路等组件同时整合制作在单一芯片上，借此降低成本，同时提高操作效能。另外，随着半导体器件的尺寸越来越小，晶体管、存取器、及电阻器等组件的制作步骤也有许多的改进，以制造出体积小而高品质的各种半导体组件。然而，随着器件尺寸的不断减小，于同一器件上同时设置多种半导体组件变得更加困难，并且其制程也面临许多限制与挑战。因此，现有技术还待进一步改良以有效提高制作工艺的效率，并且进一步提升器件的效能及可靠度。

技术实现思路

[0003]本技术之一目的在于提供一种半导体存储器件，其是于同一器件上同时设置存储器及电阻器，进而可在简化制作工艺的前提下形成兼具结构可靠度以及稳定表面电阻值的电阻器。
[0004]为达上述目的，本技术之一实施例提供一种半导体存储器件，其包括衬底、位线、以及电阻结构。衬底包括有源区以及多个绝缘区。电阻结构设置在所述绝缘区上，还包括第一半导体层、第一盖层设置在所述第一半导体层上、以及第一间隙壁。所述第一间隙壁直接物理接触所述第一半导体层与所述第一盖层的侧壁。位线设置在所述衬底上并横跨所述有源区以及所述绝缘区。所述位线还包括第二半导体层、第一阻障层设置在所述第二半导体层上、第一导电层设置在所述第一阻障层上、第二盖层设置在所述第一导电层上、以及第二间隙壁，其中，所述第二间隙壁直接物理接触所述第二半导体层、所述第一阻...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，其特征在于包括：衬底，包括有源区以及多个绝缘区；电阻结构，设置在所述绝缘区上，所述电阻结构还包括：第一半导体层；第一盖层，设置在所述第一半导体层上；以及第一间隙壁，直接物理接触所述第一半导体层与所述第一盖层的侧壁；以及位线结构，设置在所述衬底上并横跨所述有源区以及所述绝缘区，所述位线结构还包括：第二半导体层；第一阻障层，设置在所述第二半导体层上；第一导电层，设置在所述第一阻障层上；第二盖层，设置在所述第一导电层上；以及第二间隙壁，直接物理接触所述第二半导体层、所述第一阻障层、所述第一导电层、所述第二盖层与所述第二间隙壁的侧壁。2.依据权利要求1所述的半导体存储器件，其特征在于，还包括：电介质层，设置在所述衬底上，同时覆盖所述有源区以及所述绝缘区，其中，所述电介质层包括复合结构，所述复合结构包括由下而上依序堆叠的第一氧化硅层、氮化硅层以及第二氧化硅层。3.依据权利要求2所述的半导体存储器件，其特征在于，所述电阻结构的所述第一间隙壁以及所述位线结构的所述第二间隙壁分别设置在所述电介质层上。4.依据权利要求3所述的半导体存储器件，其特征在于，所述电阻结构的所述第一间隙壁的底面直接接触所述电介质层的所述第二氧化硅层的顶面；所述位线结构的所述第二间隙壁直接接触所述电介质层的顶面上。5.依据权利要求1所述的半导体存储器件，其特征在于，还包括：层间电介质层，设置在所述衬底上，所述层间电介质层的顶面齐平于所述第二盖层的顶面。6.依据权利要求5所述的半导体存储器件，其特征在于，所述层间电介质层完全覆盖...

【专利技术属性】
技术研发人员：永井享浩，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：

全部详细技术资料下载我是这个专利的主人