一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法技术

本发明专利技术涉及MOS管栅极制造技术领域,公开了一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法，其中制作方法包括依次在衬底上制作第一多晶硅栅层、蚀刻停止层和第二多晶硅栅层，蚀刻方法包括分三次依次蚀刻第二多晶硅栅层、蚀刻停止层和第一多晶硅栅层，在实际使用时，通过本发明专利技术对不同类别和不同沟长的MOS管的多晶硅栅同时蚀刻时，蚀刻栅氧化层的最大厚度不会超过第一多晶硅栅层的厚度，进而确保在蚀刻多晶硅栅时不会由于MOS管的种类和沟道长度不同而导致蚀刻终点在栅氧化层的位置差异过大、不会过多的蚀刻栅氧化层。不会过多的蚀刻栅氧化层。不会过多的蚀刻栅氧化层。

【技术实现步骤摘要】
一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法


[0001]本专利技术涉及MOS管栅极制造
，具体涉及一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法。

技术介绍

[0002]在半导体工艺技术中，随着CMOS电路线宽的不断缩小，晶体管的一个关键指标“栅氧层厚度”也要不断缩小，但是晶体管的栅氧层厚度不能无限的缩小，否则会出现明显的隧穿效应，并且隧穿效应会随着栅氧层厚度的减小将呈现指数级上升。基于此，目前在28nm以下的技术节点中都采用HK来替代二氧化硅作为介电层，然后为了改善栅极耗尽问题将栅极材料换成了金属栅极，而在此制造工艺中需要将原先在栅极氧化层上制作的多晶硅栅去除。
[0003]目前常通过干法蚀刻加湿法刻蚀的方法或者通过湿法蚀刻的方法来将多晶硅栅蚀刻掉，蚀刻停止层在多晶硅栅下方的栅氧化层上，而为了能够将多晶硅栅全部移除，在蚀刻过程中都会需要过刻蚀量，因此该蚀刻工艺会对栅氧化层或者栅氧化层的侧壁产生一定的损伤，从而影响GOI(Gate Oxide Integrity)的可靠性评估。另外在衬底上由于MOS管的种类不同和MOS管的栅极长度不同，不同MOS管的蚀刻速率也存在不同，因此在对不同位置的多晶硅栅同时进行蚀刻时，当不同位置的多晶硅栅的蚀刻速率不同时，不同MOS管上的蚀刻终点在栅氧化层上的位置也不同，有的在栅氧化层上蚀刻过多，从而影响GOI的可靠性评估，影响器件的整体性能。

技术实现思路

[0004]鉴于
技术介绍
的不足，本专利技术是提供了一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法，来减小在制作和蚀刻MOS管的多晶硅栅时对多晶硅栅下方的栅氧化层的蚀刻量。
[0005]为解决以上技术问题，本专利技术第一方面提供了一种用于MOS管栅极制作的多晶硅栅的制造方法，包括如下步骤：
[0006]S1：在衬底上制作第一厚度的第一多晶硅栅层；
[0007]S2：在所述第一多晶硅栅层上制作第二厚度的蚀刻停止层；
[0008]S3：在所述第一蚀刻停止层上制作第二厚度的第二多晶硅栅层，所述第二多晶硅栅层的蚀刻选择比大于所述蚀刻停止层。
[0009]在第一方面的某种实施方式中，步骤S2中在对所述第一多晶硅栅层进行氧化，在所述第一多晶硅栅层的顶部生长第二厚度的氧化层，该氧化层为所述蚀刻停止层。
[0010]在第一方面的某种方实施方式中，所述蚀刻停止层的材料为SIN或者SION。
[0011]在某种实施方式中，所述第二多晶硅栅层的厚度与所述第一多晶硅栅层的厚度的比值在9～11之间。
[0012]在第一方面的某种实施方式中，步骤S1、S2和S3中分别使用化学气相沉积工艺、物
理气相沉积工艺或者原子层沉降工艺来制作所述第一多晶硅栅层、蚀刻停止层和第二多晶硅栅层。
[0013]在第一方面的某种实施方式中，所述蚀刻停止层的厚度在9A～11A之间。
[0014]第二方面，本专利技术提供了一种用于MOS管栅极制作的多晶硅栅的蚀刻方法，对于上述的用于MOS管栅极制作的多晶硅栅的制造方法制作的多晶硅栅进行蚀刻，包括以下步骤：
[0015]S1：在所述第二多晶硅层上方制作掩模版；
[0016]S2：对所述掩模版上与所述多晶硅栅对应的区域进行曝光；
[0017]S3：使用第一蚀刻工艺蚀刻所述第二多晶硅栅层；
[0018]S4：使用第二蚀刻工艺蚀刻所述蚀刻停止层；
[0019]S5：使用第三蚀刻工艺蚀刻所述第一多晶硅栅层。
[0020]在第二方面的某种实施方式中，在步骤S3中，所述第一蚀刻工艺中用到的蚀刻材料对所述第二多晶硅栅层的蚀刻选择比大于对所述蚀刻停止层的蚀刻选择比。
[0021]在第二方面的某种实施方式中，在步骤S4中，所述第二蚀刻工艺中用到的蚀刻材料对所述蚀刻停止层的蚀刻选择比大于对所述第一多晶硅栅层的蚀刻选择比。
[0022]本专利技术与现有技术相比所具有的有益效果是：本专利技术在制作MOS管的多晶硅栅时，通过先在衬底上制作第一厚度的第一多晶硅栅层、然后再依次制作蚀刻停止层和第二厚度的第二多晶硅栅层，当对第二多晶硅栅层蚀刻时，由于第二多晶硅栅层的蚀刻选择比大于蚀刻停止层，因此通过设置蚀刻停止层的厚度可以使在对第二多晶硅层蚀刻时的蚀刻终点在蚀刻停止层上，在对蚀刻停止层蚀刻时，由于蚀刻停止层的蚀刻选择比大于第一多晶硅栅层的蚀刻选择比，因此在对蚀刻停止层蚀刻时的蚀刻终点在第一多晶硅栅层上，最后通过对第一多晶硅栅层进行蚀刻，当第一多晶硅栅层的厚度很小例如在50A以下时，无论在蚀刻完蚀刻停止层时蚀刻了多少厚度的第一多晶硅栅层，在蚀刻第一多晶硅栅层时会蚀刻栅氧化层的最大厚度不超过50A，从而确保在对多个MOS管的多晶硅栅同时蚀刻时，不会由于MOS管的种类和沟道长度不同而导致蚀刻终点在栅氧化层的位置差异过大、不会过多的蚀刻栅氧化层。
附图说明
[0023]图1为现有衬底上的多晶硅栅蚀刻后的栅氧化层的厚度示意图；
[0024]图2为实施例中本专利技术的制作方法的流程图；
[0025]图3为实施例中的衬底的结构示意图；
[0026]图4为在图3的结构上制作完第一多晶硅栅层后的结构示意图；
[0027]图5为在图4的结构上制作完蚀刻停止层的结构示意图；
[0028]图6为在图5的结构上制作完第二多晶硅栅层后的结构示意图；
[0029]图7本专利技术的蚀刻方法的流程图；
[0030]图8为在图6的结构上蚀刻完第二多晶硅栅层后的结构示意图；
[0031]图9为在图8的结构上蚀刻完蚀刻停止层后的结构示意图；
[0032]图10为在图9的结构上蚀刻完第一多晶硅栅层后的结构示意图。
具体实施方式
[0033]本申请的说明性实施例包括但不限于一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法。
[0034]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0035]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
[0036]应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，包括如下步骤：S1：在衬底上制作第一厚度的第一多晶硅栅层；S2：在所述第一多晶硅栅层上制作第二厚度的蚀刻停止层；S3：在所述第一蚀刻停止层上制作第二厚度的第二多晶硅栅层，所述第二多晶硅栅层的蚀刻选择比大于所述蚀刻停止层。2.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，步骤S2中在对所述第一多晶硅栅层进行氧化，在所述第一多晶硅栅层的顶部生长第二厚度的氧化层，该氧化层为所述蚀刻停止层。3.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，所述蚀刻停止层的材料为SIN或者SION。4.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，所述第二多晶硅栅层的厚度与所述第一多晶硅栅层的厚度的比值在9～11之间。5.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，步骤S1、S2和S3中分别使用化学气相沉积工艺、物理气相沉积工艺或者原子层沉降工艺来制作所述第一多晶硅栅层、蚀刻停止层和第二多晶...

【专利技术属性】
技术研发人员：陈应杰，叶甜春，陈少民，李彬鸿，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：