图像缩放装置及其线缓冲器制造方法及图纸

一种将原始图像数据缩放至不同大小而输出图像数据的装置。此装置包含插补器以及线缓冲器。插补器用以产生输出图像数据的线数据，且至少其中之一线数据是由原始图像数据的多个线数据以插补运算推导而得。线缓冲器则是用以寄存原始图像数据的线数据中同一线数据上的像素数据，以供进行插补运算。其中，线缓冲器包含多个单端口存储器，且每一个单端口存储器是供存取以读取及写入非互邻的像素数据的位值。

【技术实现步骤摘要】

本专利技术涉及一种用以缩放图像的装置及其线緩冲器，且特别是涉及一种 在液晶显示器中用以缩力丈图像的装置及其线緩沖器。
技术介绍
一般为了缩放图像以符合不同操作模式的需求，通常会在液晶显示器的控制器中藉由线緩冲器(Line Buffer)来快取像素数据，以供进行插补运算 (Interpolation)。此外，为了同步进行插补运算的读取及写入动作，通常会 以双端口存储器作为线緩冲器来使用。然而，由于双端口存储器在集成电路 (IC)中会占据相当大的空间，所以不易减少制作成本以及尺寸大小。因此，有必要提出一种线緩冲器，可同步进行读取及写入动作，并且具 有低成本和小尺寸的优点。
技术实现思路
本专利技术的目的是在提供一种线緩冲器，用以供同步进行读取及写入的动 作，并同时减少制作成本以及其尺寸大小。依照本专利技术 一 实施例，提出 一种将原始图像数据缩放至不同大小而输出 图像数据的装置。此装置包含一插补器以及至少一线緩冲器。插补器用于产 生输出图像数据的线数据，且至少其中之一线数据是由原始图像数据的多个 线数据以插补运算推导而得。线緩沖器则是用以寄存原始图像数据的线数据 中同一线数据上的像素数据，以供进行插补运算。其中，线緩冲器包含多个 单端口存储器，且每一个单端口存储器供存取以读取及写入非互邻的像素数 据的位值。依照本专利技术另一实施例，提出一种线緩冲器，用以寄存一原始图像数据的线数据中同一线数据上的像素数据，以藉由原始图像数据的线数据的插补运算而将原始图像数据缩放至不同大小。此线援冲器包含多个单端口存储器， 每一个单端口存储器供存取以读取及写入非互邻的像素数据的位值。由上述本专利技术的实施例可知，此用以缩放图像的装置及其线緩冲器可供 同步进行读取及写入的动作，并可有效地减少制作成本及尺寸大小。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下图1示出了一种用以缩放图像的装置的方块示意图。图2示出了依照本专利技术一实施例的图像缩放装置中Y轴向插补区块的示 意图。图3示出了在正常情况下线缓冲器中进行写入及读取操作的时序图。 图4示出了在冲突情况下线缓冲器中进行写入及读取净喿作的时序图。 附图符号说明100:图像缩放装置 224:第二单端口存储器110、140:先入先出寄存器230逻辑门120:线緩冲器240触发器130:Y轴向插补器250第一多路复用器150:X轴向插补器252第二多路复用器210:时序控制电路254第三多路复用器222:第一单端口存储器。具体实施方式请参照图1，示出了一种用以缩放图像的装置的方块示意图。此图像缩 放装置100用于将一原始图像数据IM1缩放至不同尺寸大小，并输出另一图 像数据IM3，且分为Y轴向插补区块以及X轴向插补区块。图像缩放装置100 中的Y轴向插补区块包含先入先出(first-in first-out， FIF0)寄存器110、 至少一线緩冲器120以及Y轴向插补器130,而图像缩放装置100中的X轴 向插补区块则包含另一先入先出寄存器140以及X轴向插补器150。 Y轴向插 补区块中的先入先出寄存器110用于寄存原始图像数据IM1的像素数据，并 将其像素数据写入线緩沖器120。线緩冲器120用于寄存原始图像数据IM1 的线数据中同一线数据上的像素数^居，以供进行插补运算，且原始图像数据 IM1的线数据中同一线数据上的像素数据依序具有相对应的地址，例如像素0， 1， 2, 3，…。Y轴向插补器130用于输出一图像数据IM2，并产生输出图 像数据IM2的线数据，且至少其中之一线数据是由原始图像数据IM1的线数 据在Y轴向以插补运算推导而得。X轴向插补区块中的先入先出寄存器140 用于寄存图像数据IM2的像素数据。而X轴向插补器15G则是用以输出图像 数据IM3，并产生输出图像数据IM3的线数据，且至少其中之一线数据是由 图像数据IM2的线数据在X轴向以插补运算推导而得。请参照图2，示出了依照本专利技术一实施例的图像缩放装置中Y轴向插补 区块的示意图。在本实施例中，如图1中所示图像缩放装置100的Y轴向插 补区块用于进行双线性插补运算(bilinear interpolation),并包括先入先 出寄存器110、时序控制电路210、两相同的线緩冲器120以及Y轴向插补器 130,其中，每一个线緩冲器120用于处理原始图像数据IM1中的一线数据。 时序控制电路210接收一时序信号CUC，并输出一读取使能信号RDEN，其中，位值。此外，时序控制电路210亦接收一输入使能信号DENI，以输出一第一 写入地址信号W1，用以将像素数据的位值写入线緩冲器120，并接收一输出 使能信号DENO,以输出一第一读取地址信号R1，用以自线緩冲器120中读取 像素数据的位值，其中，当第一写入地址信号W1由时序控制电路210输出时， 一写入使能信号WR亦会被驱动输出。每一个线緩冲器120均具有一第一单端 口存储器222以及一第二单端口存储器224,且第一单端口存储器222及第 二单端口存储器224均供存取以读取及写入非互邻的像素数据的位值。第一 单端口存储器222用于存取奇数地址的像素数据，而第二单端口存储器 用于存取偶数地址的像素数据，其中第一单端口存储器222或第二单端口存 储器224可为一静态随机存取存储器(static random access memory, SRAM)。此外，第一单端口存储器222及第二单端口存储器224均分别藉由一第 二写入地址信号W2或一第二读取地址信号R2来进行存取，其中，第二写入 地址信号W2是由第一写入地址信号Wl中最低有效位(Least Significant Bit, LSB)除外的其余位所组成，而第二读取地址信号R2是由第一读取地址 信号R1中最低有效位除外的其余位所组成。每一个线緩冲器120中更包括逻辑门230、触发器240、第一多路复用器 250、第二多路复用器252以及第三多路复用器254。当写入使能信号WR被 驱动且第一写入地址信号Wl的最低有效位，即Wl[O],为1时，逻辑门230会正驱(assert)—第一选择信号FS，否则逻辑门230会反驱(de-assert)第 一选择信号FS。换言之，逻辑门230用于决定像素数据的位值是否会写入存 储器中，并决定像素数据的位值写入第一单端口存储器222或第二单端口存 储器224中。触发器240用于接收时序信号CLK,并寄存第一读取地址信号 Rl的最低有效位，即Rl[O]，以决定像素数据的位值是自第一单端口存储器 222或第二单端口存储器224中读取出来。第一多路复用器250分别当第一 选才奪信号FS净皮反驱以及正驱时，传送第二读取地址信号R2以及第二写入地 址信号W2至第一单端口存储器222,而第二多路复用器252则是分别当第一 选择信号FS被正驱以及反驱时，传送第二读取地址信号R2以及第二写入地 址信号W2至第二单端口存储器224。第三多路复用器254则是在由触发器240 所输出的第一读取地址信号Rl的最低有效位分别为0和1时，输出各别自第 一单端口存储器222以及第二单端口存储器中读取出来的位值。图3示出了在正常情况下线緩沖器中进行写入及读取操作的时序图。请 参照图2及图3，当时序本文档来自技高网...

【技术保护点】
一种将原始图像数据缩放至不同大小以输出图像数据的装置，包含：　　　　插补器，用以产生该输出图像数据的线数据，且该些线数据的至少其中之一是由该原始图像数据的多个线数据以插补运算推导而得；以及　　　　至少一线缓冲器，用以寄存该原始图像数据的该些线数据中同一线数据上的像素数据，以供进行该插补运算；　　　　其中，该线缓冲器包含多个单端口存储器，且每一该些单端口存储器供存取以读取及写入非互邻的该些像素数据的位值。

【技术特征摘要】
US 2007-3-28 11/692,2441.一种将原始图像数据缩放至不同大小以输出图像数据的装置，包含插补器，用以产生该输出图像数据的线数据，且该些线数据的至少其中之一是由该原始图像数据的多个线数据以插补运算推导而得；以及至少一线缓冲器，用以寄存该原始图像数据的该些线数据中同一线数据上的像素数据，以供进行该插补运算；其中，该线缓冲器包含多个单端口存储器，且每一该些单端口存储器供存取以读取及写入非互邻的该些像素数据的位值。2. 如权利要求1所述的装置，其中，该些像素数据依序具有相对应的地址。3. 如权利要求2所述的装置，更包含时序控制电路，接收一输出使能信号以产生一第一读取地址信号，用以 自该线緩冲器中读取一第一像素数据的位值，并接收一输入使能信号以产生 一第一写入地址信号，用以将一第二像素数据的位值写入该线緩冲器中。4. 如权利要求3所述的装置，其中，该线緩沖器中更包含一第一单端口 存储器以及一第二单端口存储器，分别用以存取该些像素数据中的奇数地址 及偶数地址像素数据。5. 如权利要求4所述的装置，其中，该第一单端口存储器以及该第二单 端口存储器均分别根据一第二写入地址信号或一第二读取地址信号来进行存 取动作，其中，该第二写入地址信号是由该第一写入地址信号中最低有效位除外的其余位所组成，该第二读取地址信号是由该第一读取地址信号中最低 有效位除外的其余位所组成。6. 如权利要求5所述的装置，其中，当该第一读取地址信号以及该第一 写入地址信号由该时序控制电路输出时，若该第 一读取地址信号以及该第一 写入地址信号的该最低有效位分别为1和0，该第一像素数据的位值是读取-自该第 一单端口存储器，且该第二像素数据的位值是写入于该第二单端口存 储器；若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别 为0和1,该第一像素数据的位值是读取自该第二单端口存储器，该第二像 素数据的位值是写入于该第 一单端口存储器。7. 如权利要求6所述的装置，其中，当该第一写入地址信号由该时序控制电路输出时，借此驱动一写入使能信号。8. 如权利要求7所述的装置，其中，该线緩沖器中更包含逻辑门，当该写入使能信号被驱动且该第一写入地址信号的该最低有效 位为l时，正驱一第一选择信号，否则反驱该第一选择信号；触发器，寄存该第一读取地址信号的该最低有效位；第一多路复用器，分别当该第一选择信号被反驱以及正驱时传送该第二 读取地址信号以及该第二写入地址信号至该第一单端口存储器；第二多路复用器，分别当该第一选择信号被正驱以及反驱时传送该第二 读取地址信号以及该第二写入地址信号至该第二单端口存储器；以及第三多路复用器，当由该触发器所输出的该第一读取地址信号的该最低 有效位分别为0和1时，输出各别读取自该第一单端口存储器以及该第二单 端口存储器中的位值。9. 如权利要求5所述的装置，其中，当该时序控制电^^t妄收该输出使能 信号及该输入使能信号以读取并写入该些奇数地址或该些偶数地址像素数据 的位值时，该时序控制电路停止输出用以驱动该输入使能信号的一读取使能 信号，且该第二像素数据的位值暂时停止写入的动作。10. 如权利要求9所述的装置，更包含先入先出寄存器，用以暂时...

【专利技术属性】
技术研发人员：黄崇勋，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]