适用于大功率裸芯片烧结的多层异质电子封装外壳及工艺制造技术

本发明专利技术涉及适用于大功率裸芯片烧结的多层异质电子封装外壳及工艺，其包括层设置的无氧的铜底板、过渡的中间钼片、陶瓷绝缘片及顶部钼片；陶瓷绝缘片两侧采用附铜工艺；本发明专利技术设计合理、结构紧凑且使用方便。结构紧凑且使用方便。结构紧凑且使用方便。

【技术实现步骤摘要】
适用于大功率裸芯片烧结的多层异质电子封装外壳及工艺


[0001]本专利技术属于电子封装
，具体涉及适用于大功率裸芯片烧结的多层异质结构电子封装外壳的设计和制造技术。

技术介绍

[0002]大功率裸芯片烧结的多层异质结构电子封装外壳适用于大功率或超大功率产品，大功率裸芯片在工作状态下释放大量的热量，该热量需及时传导出去，因此对其封装外壳的散热性能要求非常高，本专利技术涉及的多层异质结构即在保证其电性能的条件下尽可能提高其散热性能，为大功率裸芯片可靠工作提供保障。目前该类外壳普遍采用氧化铍等陶瓷来作为绝缘层，其热导率较高(200
‑
250W/m.K)，但氧化铍陶瓷机械强度差，直接与铜底板烧结容易导致氧化铍陶瓷碎裂，两者之间需烧钼片作为过渡材料，为了保证氧化铍陶瓷烧结过程中不碎裂，只能通过增加氧化铍陶瓷的厚度(1.5mm以上)及过渡钼片厚度(2.5mm以上)，且减薄铜底板(0.5mm)来解决。但厚度的增加会导致整体底部变厚，且钼的热导率仅有纯铜材质的三分之一，最终导致外壳整体散热性能下降，铜底板越薄发生形变的量越大，且底部厚度增加后壳体整体重量加大。
[0003]钼片的膨胀系数与铜相差较大，钼片加厚会导致铜底板形变量加大影响整体性能。且钼片作为缓冲难以抵消所有应力，氧化铍陶瓷仍然承受部分残余应力，在用户使用过程中易产生裂纹。
[0004]粗铜引线与氧化铝陶瓷环封接通常采用引线外面烧结可伐环来过渡的方案，实现铜与氧化铝陶瓷的封接，该封接方式钎焊距离长，易产生焊缝导致漏气，且过渡可伐环无法完全抵消两者的作用力，外壳生产和使用过程中依然存在陶瓷环碎裂的情况。

技术实现思路

[0005]本专利技术所要解决的技术问题总的来说是提供一种适用于大功率裸芯片烧结的多层异质电子封装外壳及工艺。本专利技术大大了提高多层异质结构外壳的散热性能，解决了陶瓷绝缘片使用过程中碎裂问题。研发了新型粗铜引线钎焊工艺，优化整体烧结工艺，解决氧化铝陶瓷环碎裂问题，使外壳具有更高的可靠性。可有效减轻功率外壳的重量。
[0006]为解决上述问题，本专利技术所采取的技术方案是：
[0007]一种适用于大功率裸芯片烧结的多层异质电子封装外壳，包括逐层设置的无氧的铜底板、过渡的中间钼片、陶瓷绝缘片及顶部钼片；陶瓷绝缘片两侧采用附铜工艺。
[0008]作为上述技术方案的进一步改进：
[0009]陶瓷绝缘片为含有硅钙的陶瓷；
[0010]多层异质电子封装外壳的多层材料热阻R＝R1+R2+
……
+Rn；
[0011]根据热阻计算公式：
[0012]单层材料热阻R＝δ/λA；
[0013]式中δ
‑
材料厚度、λ
‑
材料导热系数、A
‑
材料面积；
[0014]式中R1、R2、Rn为各层材料热阻；
[0015]粗铜引线与陶瓷环封接，采用陶瓷环两边钎焊。
[0016]在顶部钼片两端分别设置有铜片及铜线，形成U的第一组件。
[0017]中间钼片在铜底板上表面凹槽中；
[0018]在铜底板下方设置有定位模具；定位模具包括底板件，在底板件左侧设置有带孔耳板且在右侧设置有立支杆。
[0019]第一组件设置在定位模具的底板件上且之间加Ag72Cu28焊片；
[0020]陶瓷绝缘片双面覆铜且置于中间钼片上方且加Ag72Cu28焊片，在陶瓷绝缘片与铜底板四周保持绝缘间隙；
[0021]在定位模具上设置有十号钢框且两者之间加Ag72Cu28焊片；
[0022]在十号钢框左端设置有粗铜引线；
[0023]在粗铜引线右端套有氧化铝陶瓷环，在氧化铝陶瓷环两侧设置有可伐封焊环；氧化铝陶瓷环内部涂覆金属化层，氧化铝陶瓷环两端设置有可伐封焊环，通过可伐封焊环钎焊到粗铜引线及氧化铝陶瓷环上；
[0024]粗铜引线右端设置在第一组件的铜片孔内；
[0025]将铜挡片穿入粗铜引线的右端，钎焊位置放置Ag72Cu28焊料；铜线穿入右侧引线端部孔内。
[0026]在十号钢框右侧，右侧引线穿过有可伐片的中心孔及陶瓷绝缘子件的中心孔，陶瓷绝缘子件定位于十号钢框的孔内。
[0027]在第一组件上部放置轻压块，在十号钢框上部放置重压块。
[0028]在中间钼片及十号钢框上设置有预镀镍处理。
[0029]一种适用于大功率裸芯片烧结的多层异质电子封装外壳的工艺，步骤一、将权利要求1所述的外壳的所有零部件进行清洗，保证其表面洁净；
[0030]步骤二、首先，将铜片、顶部钼片、铜线及银铜焊料通过石墨模具组装成一体进行烧结；然后，烧结后形成U型的第一组件；
[0031]步骤三、对中间钼片及十号钢框进行预镀镍处理；
[0032]步骤四、将镀镍后的中间钼片置于有凹槽的铜底板中，两者间加入Ag72Cu28焊片，中间钼片与凹槽底部及四周均钎焊为一体；
[0033]步骤五、将双面覆铜的陶瓷绝缘片置于中间钼片上方，两者之间加Ag72Cu28焊片，在陶瓷绝缘片与铜底板四周保持绝缘间隙；
[0034]步骤六、将第一组件置于定位模具的底板件上，在两者之间加Ag72Cu28焊片；
[0035]步骤七、将十号钢框置于定位模具上，两者之间加Ag72Cu28焊片，从而避免产生位移；
[0036]步骤八、将粗铜引线穿入可伐封焊环、氧化铝陶瓷环的中心孔中，将钎焊焊料放入钎焊位置，用石墨模具固定，并最终将氧化铝陶瓷环定位于带孔耳板的孔内部；粗铜引线右端设置在第一组件孔内。
[0037]作为上述技术方案的进一步改进：
[0038]钎焊位置放置Ag72Cu28焊料；
[0039]步骤十、将右侧引线穿过可伐片的中心孔及陶瓷绝缘子件的中心孔，最终将陶瓷
绝缘子件定位于十号钢框的孔内，钎焊位置放置Ag72Cu28焊料，且将第一组件中的铜线穿入右侧引线端部孔内。
[0040]在十号钢框上部放置重压块。
[0041]定位模具包括底板件，在底板件左侧设置有带孔耳板且在右侧设置有立支杆。
[0042]本专利技术设计合理、成本低廉、结实耐用、安全可靠、操作简单、省时省力、节约资金、结构紧凑且使用方便,本专利技术提高多层异质结构散热性能；解决陶瓷绝缘片使用过程中碎裂问题。研发新型粗铜引线钎焊工艺，优化整体烧结工艺，解决氧化铝陶瓷环碎裂问题，使外壳具有更高的可靠性,可有效减轻外壳重量。。
附图说明
[0043]图1是本专利技术的外壳底部结构示意图。
[0044]图2是本专利技术的粗铜引线钎焊结构示意图。
[0045]图3是本专利技术的零部件装配示意图。
[0046]图4是本专利技术的组件1示意图。
[0047]图5是本专利技术的使用结构示意图。
具体实施方式
[0048]如图1
‑
5，本专利技术的外壳底部结构包括逐层设置的无氧的铜底板(1)、过渡的中间钼片(2)、陶瓷绝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于大功率裸芯片烧结的多层异质电子封装外壳，其特征在于：包括逐层设置的无氧的铜底板(1)、过渡的中间钼片(2)、陶瓷绝缘片(3)及顶部钼片(4)；陶瓷绝缘片(3)两侧采用附铜工艺。2.根据权利要求1所述的适用于大功率裸芯片烧结的多层异质电子封装外壳，其特征在于：陶瓷绝缘片(3)为含有硅钙的陶瓷；多层异质电子封装外壳的多层材料热阻R＝R1+R2+
……
+Rn；根据热阻计算公式：单层材料热阻R＝δ/λA；式中δ—材料厚度、λ—材料导热系数、A—材料面积；式中R1、R2、Rn为各层材料热阻；粗铜引线与陶瓷环封接，采用陶瓷环两边钎焊。3.根据权利要求1所述的适用于大功率裸芯片烧结的多层异质电子封装外壳，其特征在于：在顶部钼片(4)两端分别设置有铜片(9)及铜线(11)，形成U的第一组件。4.根据权利要求3所述的适用于大功率裸芯片烧结的多层异质电子封装外壳，其特征在于：中间钼片(2)在铜底板(1)上表面凹槽中；在铜底板(1)下方设置有定位模具；定位模具包括底板件，在底板件左侧设置有带孔耳板且在右侧设置有立支杆。5.根据权利要求4所述的适用于大功率裸芯片烧结的多层异质电子封装外壳，其特征在于：第一组件设置在定位模具的底板件上且之间加Ag72Cu28焊片；陶瓷绝缘片(3)双面覆铜且置于中间钼片(2)上方且加Ag72Cu28焊片，在陶瓷绝缘片(3)与铜底板(1)四周保持绝缘间隙；在定位模具上设置有十号钢框(5)且两者之间加Ag72Cu28焊片；在十号钢框(5)左端设置有粗铜引线(6)；在粗铜引线(6)右端套有氧化铝陶瓷环(7)，在氧化铝陶瓷环(7)两侧设置有可伐封焊环(8)；氧化铝陶瓷环(7)内部涂覆金属化层，氧化铝陶瓷环(7)两端设置有可伐封焊环(8)，通过可伐封焊环(8)钎焊到粗铜引线(6)及氧化铝陶瓷环(7)上；粗铜引线(6)右端设置在第一组件的铜片(9)孔内；将铜挡片(10)穿入粗铜引线(6)的右端，钎焊位置放置Ag72Cu28焊料；铜线(11)穿入右侧引线(12)端部孔内。6.根据权利要求5所述的适用于大功率裸芯片烧结的多层异质电子封装外壳，其特征在于：在十号钢框(5)右侧，右侧引线(12)穿过有可伐片(13)的中心孔及陶瓷绝缘子件(14)的中心孔，陶...

【专利技术属性】
技术研发人员：齐安，王乐英，王新刚，刘克群，李锐，
申请(专利权)人：青岛航天半导体研究所有限公司，
类型：发明
国别省市：