半导体器件及其制备方法技术

本申请涉及半导体器件及其制备方法，通过在半导体基底的隔离结构上形成开孔，开孔的底部露出部分衬底，进而在露出部分衬底的表面形成第一合金层，在开孔内形成与第一合金层接触的衬底引出结构，从而使衬底引出结构通过第一合金层与衬底形成良好的欧姆接触，实现低电阻的电连接，进而在背栅引出时具有更好的引出效果，提高器件的稳定性和可靠性。提高器件的稳定性和可靠性。提高器件的稳定性和可靠性。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及半导体
，特别是涉及半导体器件及其制备方法。

技术介绍

[0002]MOS(Metal Oxide Semiconductor，金属—氧化物—半导体场效应)器件在工作时会受到背栅效应的影响。背栅效应主要是指衬底偏压(也称背栅压)对阈值电压的影响。对于SOI(Silicon On Insulator，绝缘体上硅)MOS器件，由于埋氧层将有源区和衬底隔开，衬底中存在的额外电荷会形成背栅电压，而背栅电压通过埋氧层将会对器件产生影响。为了消除背栅效应对器件的不良影响，需要把衬底引出，从而实现背栅电压可控。
[0003]然而，在把衬底引出的过程中，通常存在衬底表面与引出端接触电阻大的情况，从而降低半导体器件的可靠性。

技术实现思路

[0004]基于此，有必要提供一种半导体器件及其制备方法，以降低衬底表面与引出端的接触电阻，提高半导体器件的可靠性。
[0005]为了实现本申请的目的，本申请采用如下技术方案：
[0006]一种半导体器件的制备方法，包括：
[0007]提供半导体基底，所述半导体基底包括衬底、依次层叠设置在所述衬底上的绝缘埋层、半导体层及栅极结构，所述半导体基底还包括从所述半导体层的上表面贯穿至所述绝缘埋层的隔离结构；
[0008]在所述隔离结构内形成开孔，所述开孔的底部露出部分所述衬底；
[0009]在所述露出部分所述衬底的表面形成第一合金层；
[0010]在所述开孔内形成与所述第一合金层接触的衬底引出结构。
[0011]在其中一个实施例中，所述在所述隔离结构内形成开孔，所述开孔的底部露出部分所述衬底，包括：
[0012]所述开孔延伸至所述衬底内，所述开孔的底壁和所述开孔的底部侧壁均露出部分所述衬底。
[0013]在其中一个实施例中，所述在所述开孔内形成与所述第一合金层接触的衬底引出结构，包括：
[0014]形成绝缘介质层，所述绝缘介质层填充所述开孔；
[0015]在所述开孔内的所述绝缘介质层中形成衬底引出孔，所述衬底引出孔的底部露出部分所述第一合金层；
[0016]在所述衬底引出孔内填充导电介质以形成所述衬底引出结构。
[0017]在其中一个实施例中，所述在所述露出部分所述衬底的表面形成第一合金层，还包括：
[0018]在所述露出部分所述衬底的表面形成第一合金层的同时，在所述半导体层的上表
面和所述栅极结构的上表面形成第二合金层。
[0019]在其中一个实施例中，所述在所述开孔内形成与所述第一合金层接触的衬底引出结构，还包括：
[0020]形成绝缘介质层，所述绝缘介质层覆盖所述隔离结构、所述第一合金层和所述第二合金层；
[0021]在所述开孔内的所述绝缘介质层中形成衬底引出孔，在所述半导体层源漏区上方的所述绝缘介质层中形成源漏引出孔，在所述栅极结构上方的所述绝缘介质层中形成栅极引出孔，其中，所述衬底引出孔的底部露出部分所述第一合金层，所述源漏引出孔的底部露出部分所述第二合金层，所述栅极引出孔的底部露出部分所述第二合金层；
[0022]在所述衬底引出孔、所述源漏引出孔和所述栅极引出孔内均填充导电介质以形成衬底引出结构、源漏引出结构和栅极引出结构。
[0023]在其中一个实施例中，所述衬底引出结构与位于所述半导体层上表面的电路电连接，以形成所述衬底的硅电荷卸放通路。
[0024]一种半导体器件，包括：
[0025]半导体基底，所述半导体基底包括衬底、依次层叠设置在所述衬底上的绝缘埋层、半导体层及栅极结构，所述半导体基底还包括从所述半导体层的上表面依次贯穿所述半导体层、所述绝缘埋层的隔离结构；
[0026]衬底引出结构，贯穿所述隔离结构后与所述衬底电连接；
[0027]第一合金层，位于所述衬底引出结构的底部的所述衬底表面，用于电连接所述衬底引出结构和所述衬底。
[0028]在其中一个实施例中，所述隔离结构的底部还延伸至所述衬底的上表面，所述衬底引出结构还延伸至所述衬底中。
[0029]在其中一个实施例中，所述第一合金层包围所述衬底引出结构的下表面和所述衬底引出结构的底部侧壁。
[0030]在其中一个实施例中，所述半导体器件还包括：
[0031]第二合金层，位于所述半导体层的上表面和所述栅极结构的上表面；
[0032]源漏引出结构，位于所述半导体层源漏区上表面的部分所述第二合金层上，用于引出所述源漏区；
[0033]栅极引出结构，位于所述栅极结构上表面的部分所述第二合金层上，用于引出所述栅极结构。
[0034]上述提供的半导体器件及其制备方法，通过在半导体基底的隔离结构上形成开孔，开孔的底部露出部分衬底，进而在露出部分衬底的表面形成第一合金层，在开孔内形成与第一合金层接触的衬底引出结构，从而使衬底引出结构通过第一合金层与衬底形成良好的欧姆接触，实现低电阻的电连接，进而在背栅引出时具有更好的引出效果，提高器件的稳定性和可靠性。
附图说明
[0035]图1为一实施例中半导体器件的制备方法的流程图；
[0036]图2为一实施例中半导体基底的结构示意图；
[0037]图3为一实施例中半导体器件的结构示意图；
[0038]图4为一实施例中半导体器件的结构示意图；
[0039]图5为一实施例中步骤103的流程图；
[0040]图6为一实施例中半导体器件的结构示意图；
[0041]图7为一实施例中步骤104的流程图；
[0042]图8为一实施例中半导体器的制备方法的流程图；
[0043]图9为一实施例中半导体器件的结构示意图；
[0044]图10为一实施例中步骤203的流程图；
[0045]图11为一实施例中半导体器件的结构示意图；
[0046]图12为一实施例中半导体器件的结构示意图；
[0047]图13为一实施例中半导体器件的结构示意图；
[0048]图14为一实施例中半导体器件的结构示意图。
具体实施方式
[0049]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
[0050]可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0051]需要理解的是，术语“上”、“下”、“竖直”、“水本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供半导体基底，所述半导体基底包括衬底、依次层叠设置在所述衬底上的绝缘埋层、半导体层及栅极结构，所述半导体基底还包括从所述半导体层的上表面贯穿至所述绝缘埋层的隔离结构；在所述隔离结构内形成开孔，所述开孔的底部露出部分所述衬底；在所述露出部分所述衬底的表面形成第一合金层；在所述开孔内形成与所述第一合金层接触的衬底引出结构。2.根据权利要求1所述的制备方法，其特征在于，所述在所述隔离结构内形成开孔，所述开孔的底部露出部分所述衬底，包括：所述开孔延伸至所述衬底内，所述开孔的底壁和所述开孔的底部侧壁均露出部分所述衬底。3.根据权利要求1或2所述的制备方法，其特征在于，所述在所述开孔内形成与所述第一合金层接触的衬底引出结构，包括：形成绝缘介质层，所述绝缘介质层填充所述开孔；在所述开孔内的所述绝缘介质层中形成衬底引出孔，所述衬底引出孔的底部露出部分所述第一合金层；在所述衬底引出孔内填充导电介质以形成所述衬底引出结构。4.根据权利要求1或2所述的制备方法，其特征在于，所述在所述露出部分所述衬底的表面形成第一合金层，还包括：在所述露出部分所述衬底的表面形成第一合金层的同时，在所述半导体层的上表面和所述栅极结构的上表面形成第二合金层。5.根据权利要求4所述的制备方法，其特征在于，所述在所述开孔内形成与所述第一合金层接触的衬底引出结构，还包括：形成绝缘介质层，所述绝缘介质层覆盖所述隔离结构、所述第一合金层和所述第二合金层；在所述开孔内的所述绝缘介质层中形成衬底引出孔，在所述半导体层源漏区上方的所述绝缘介质层中形成源漏引出孔，...

【专利技术属性】
技术研发人员：陈晓亮，陈天，钱忠健，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：