半导体结构及其形成方法技术

根据本公开实施例的一半导体结构包括设置在一基板上方的一电路区域以及设置在基板上方且完全地环绕电路区域的一密封环区域。电路区域包括多个第一鳍片、多个第二鳍片、在第一鳍片上方的多个n型外延结构、以及在第二鳍片上方的多个p型外延结构。密封环区域包括完全地绕着电路区域延伸的多个鳍片环、设置在鳍片环上方且平行于鳍片环延伸的多个外延环。在密封环区域中所有鳍片环上方的所有外延环为p型外延环。型外延环。型外延环。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开实施例涉及一种半导体结构，特别涉及一种用于半导体装置的密封环结构。

技术介绍

[0002]在半导体技术中，通过各种制造步骤处理半导体晶圆以形成集成电路(integrated circuits，IC)。通常，在同一半导体晶圆上形成多个电路或集成电路晶粒。然后切割晶圆以切出形成在其上的电路。为了保护电路免受湿气降解、离子污染和切割工艺的影响，每个集成电路晶粒周围都形成了一个密封环。此密封环是在制造包含电路的许多层的期间形成的，上述电路包括生产线前端(front
‑
end
‑
of
‑
line，FEOL)处理和生产线后端(back
‑
end
‑
of
‑
line，BEOL)处理。生产线前端包括在半导体基板上形成晶体管、电容器、二极管及/或电阻器。生产线后端包括形成金属层互连件和通孔，为生产线前端的构件提供布线。
[0003]尽管现有的密封环结构和制造方法通常足以满足其预期目的，但仍需要改进。例如，希望提高密封环的稳定性和可靠性。

技术实现思路

[0004]在一范例形态中，本公开涉及一种半导体结构。半导体结构包括：设置在一基板上方的一电路区域以及设置在基板上方且完全地环绕电路区域的一密封环区域。电路区域包括多个第一鳍片、多个第二鳍片、在第一鳍片上方的多个n型外延结构、以及在第二鳍片上方的多个p型外延结构。密封环区域包括完全绕着电路区域延伸的多个鳍片环、设置在鳍片环上方且平行于鳍片环延伸的多个外延环。在密封环区域中的所有鳍片环上方的所有外延环都为p型外延环。
[0005]在另一范例形态中，本公开涉及一种半导体结构。半导体结构包括：一基板、在基板上方的一电路区域以及在基板上方且完全地环绕电路区域的一密封环区域。密封环区域包括：设置在基板上且完全地环绕电路区域的多个第一鳍片环以及多个第二鳍片环、以及设置在第一鳍片环上方的多个外延环。每一外延环延伸第一鳍片环的完整长度且完全地环绕电路区域。密封环区域中的所有外延环包括相同材料，且第二鳍片环不包含外延环。
[0006]在又另一范例形态中，本公开涉及一种形成半导体结构的方法。方法包括：提供一半导体基板，包含环绕一装置区域的一密封环区域；在装置区域中形成从半导体基板突出的多个鳍片，且在密封环区域中形成多个鳍片环，其中每一鳍片环完全地环绕装置区域；凹陷鳍片及鳍片环的顶部部分；同时在凹陷的鳍片上方长出多个第一外延结构且在凹陷的鳍片环上方长出多个外延环，其中第一外延结构及外延环包括一第一材料；此后，形成一掩膜，覆盖整个密封环区域及显露装置区域的多个部分；蚀刻装置区域的显露的部分以形成多个凹部；以及在凹部中长出多个第二外延结构，其中第二外延结构包括与第一材料不同的一第二材料。
附图说明
[0007]根据以下的详细说明并配合说明书附图做完整公开。应被强调的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
[0008]图1为根据本公开的各种实施例，包含密封环结构的半导体结构的顶视平面图。
[0009]图2及图3分别为根据本公开的各种实施例，图1的区域A及区域B的放大顶视平面图。
[0010]图4为根据本公开的各种实施例，沿着图1及图3中的线段1
‑
1，图1中半导体结构的剖面图。
[0011]图5及图6分别为根据本公开的各种实施例，沿着图1、图3及图4中的线段2
‑
2及线段3
‑
3，图1中半导体结构的剖面图。
[0012]图7及图8分别为根据本公开的各种实施例，沿着图4中的线段4
‑
4，图1中半导体结构的剖面图。
[0013]图9为根据本公开的各种实施例，图4的区域D的放大剖面图。
[0014]图10为根据本公开替代图4至图9所示实施例的实施例，沿着线段1
‑
1，图1中半导体结构的剖面图。
[0015]图11为根据本公开的各种实施例，沿着图1及图10中的线段2
‑
2，图1中半导体结构的剖面图。
[0016]图12及图13为根据本公开的各种实施例，沿着图10中的线段4
‑
4，图1中半导体结构的剖面图。
[0017]图14为根据本公开替代图4至图9所示实施例的实施例，沿着线段1
‑
1，图1中半导体结构的剖面图。
[0018]图15及图16为根据本公开的各种实施例，沿着图14中的线段4
‑
4，图1中半导体结构的剖面图。
[0019]图17为根据本公开的各种实施例，图1的区域C的放大顶视平面图。
[0020]图18及图19为根据本公开的各种实施例，沿着图17中的线段5
‑
5，图1中半导体结构的剖面图。
[0021]图20为制作图1中半导体结构的方法的流程图。
[0022]图21为根据本公开的各种实施例，在图20所示方法的中间阶段，图1中半导体结构的区域A的三维立体图。
[0023]图22为根据本公开的各种实施例，在图20所示方法的中间阶段，图1中半导体结构的区域B的三维立体图。
[0024]图23、图27、图31、图35、图39、图43、图47及图51为根据本公开的各种实施例，在图20所示方法的中间阶段，沿着图21中的线段6
‑
6，图1中半导体结构的剖面图。
[0025]图24、图28、图32、图36、图40、图44、图48及图52为根据本公开的各种实施例，在图20所示方法的中间阶段，沿着图22中的线段2
‑
2，图1中半导体结构的剖面图。
[0026]图25、图29、图33、图37、图41、图45、图49及图53为根据本公开的各种实施例，在图20所示方法的中间阶段，沿着图21中的线段7
‑
7，图1中半导体结构的剖面图。
[0027]图26、图30、图34、图38、图42、图46、图50及图54为根据本公开的各种实施例，在图
20所示方法的中间阶段，沿着图22中的线段1
‑
1，图1中半导体结构的剖面图。
[0028]附图标记说明：
[0029]1‑
1,2
‑
2,3
‑
3,4
‑
4,5
‑
5,6
‑
6,7
‑
7：线段
[0030]100：半导体结构
[0031]102：半导体基板
[0032]200：电路区域
[0033]220：鳍片
[0034]220a：鳍片
[0035]220b：鳍片
[0036]222：凹部
[0037]224：凹部
[0038]230：隔离结构
...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：一电路区域，设置在一基板上方，其中该电路区域包括多个第一鳍片、多个第二鳍片、在该些第一鳍片上方的多个n型外延结构、以及在该些第二鳍片上方的多个p型外延结构；以及一密封环区域，设置在该基板上方，且完全地环绕该电路区域，其中该密封环区域包括完全绕着该电路区域延伸的多个鳍片环、设置在该些鳍片环上方且平行于该些鳍片环延伸的多个外延环，其中在该密封环区域中的所有该些鳍片环上方的所有该些外延环都为p型外延环。2.如权利要求1所述的半导体结构，还包括：多个接触环，设置在该些外延环上方且平行于该些外延环延伸，其中每一该些接触环完全地环绕该电路区域。3.如权利要求1所述的半导体结构，其中：该些外延环中的一第一外延环设置在该些鳍片环的一第一子集合上方且平行于该第一子集合延伸；以及该些外延环中的一第二外延环设置在该些鳍片环的一第二子集合上方且平行于该第二子集合延伸。4.如权利要求3所述的半导体结构，还包括：一第一栅极环，设置在该密封环区域中该些鳍片环的一第三子集合上方，该些鳍片环的该第三子集合邻接该些鳍片环的该第一子集合；以及一第二栅极环，设置在该密封环区域中该些鳍片环的一第四子集合上方，该些鳍片环的该第四子集合邻接该些鳍片环的该第二子集合。5.如权利要求1所述的半导体结构，还包括：一外角落区域，设置在该密封环区域的一角落的外侧，其中该外角落区域包括多个第一直鳍片线；以及一内角落区域，设置在该密封环区域的该角落与该电路区域的一角落之间，其中该内角落区域包括多个第二直鳍片线，且其中该些第一直鳍片线及该些第二直鳍片线沿着相同方向纵向地设置。6.一种半导体结构，包括：一基板；一电路区域，在该基板上方；以及一密封环区域，在该基板上方且完全地环绕该电路区域，其中该密封环区域包括：多个第一鳍片环以及多个第二鳍片环，设置在该基板上且完全地环绕该电路区域；以及多个外延环，设置在该些第一鳍片环上...

【专利技术属性】
技术研发人员：陈春宇，赖彦良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：