半导体器件及其形成方法技术

一种半导体器件及其形成方法，所述半导体器件包括：第一绝缘层；位于第一绝缘层的正面表面上分立的第一垂直栅极、第二垂直栅极和电阻器；覆盖第一绝缘层的正面表面的第二绝缘层；贯穿第二绝缘层、第一垂直栅极和第一绝缘层的第一有源区，以及贯穿第二绝缘层、第二垂直栅极和第一绝缘层的第二有源区；位于第一有源区顶部中的第一源漏区，位于第二有源区顶部中的第二源漏区；将电阻器的上端与第二源漏区电连接的第一金属布线层；位于第一有源区底部中的第三源漏区，位于第二有源区的底部中的第四源漏区；位于第一绝缘层的背面表面上的连接第三源漏区和第四源漏区的金属连接层。本申请实现不同晶体管与电阻器的集成。实现不同晶体管与电阻器的集成。实现不同晶体管与电阻器的集成。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请涉及半导体领域，尤其涉及一种半导体器件及其形成方法。

技术介绍

[0002]互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管是现代逻辑电路中的基本单元，其中包含相连接的一个PMOS晶体管与一个NMOS晶体管，而每一个PMOS晶体管(或NMOS晶体管)都包括：位于半导体衬底中的掺杂阱区上；位于半导体衬底表面的栅极结构；位于栅极结构两侧的半导体衬底中的中N型(或N型)源区以及漏区；位于源区与漏区之间沟道(Channel)。
[0003]现有形成CMOS的工艺一般包括：提供半导体衬底，所述半导体衬底包括N型阱区和P型阱区；在所述N型阱区上形成PMOS晶体管的栅极结构(栅极结构包括栅介质层和位于所述栅介质层上的栅电极)，在所述P型阱区上形成NMOS晶体管的栅极结构(栅极结构包括栅介质层和位于所述栅介质层上的栅电极)；在所述PMOS晶体管的栅极结构两侧的N型阱区内形成P型的源区和漏区；在所述NMOS晶体管的栅极结构两侧的P型阱区内形成N型的源区和漏区；在所述半导体衬底上形成底层介质层；在所述底层介质层中形成将PMOS晶体管的漏级和NMOS晶体管的漏极连接的金属连接结构。
[0004]但是现有的CMOS中PMOS晶体管和NMOS晶体管栅极和源漏区都是水平设置，占据了较大的半导体衬底面积，不利于器件集成度的提高，且不利于与其他器件的集成制作。

技术实现思路

[0005]本申请一些实施例提供了一种半导体器件的形成方法，包括：
[0006]提供半导体衬底；
[0007]在所述半导体衬底上形成第一绝缘层；
[0008]在所述第一绝缘层的正面上形成分立的第一垂直栅极、第二垂直栅极以及电阻器；
[0009]形成覆盖所述第一垂直栅极、第二垂直栅极、电阻器和第一绝缘层的第二绝缘层；
[0010]刻蚀所述第二绝缘层、第一垂直栅极、第二垂直栅极和第一绝缘层，形成贯穿所述第二绝缘层、第一垂直栅极和第一绝缘层的第一通孔，以及形成贯穿所述第二绝缘层、第二垂直栅极和第一绝缘层的第二通孔；
[0011]在所述第一通孔的侧壁表面形成第一栅介质层，在所述第二通孔的侧壁表面形成第二栅介质层；
[0012]在所述第一通孔和第二通孔中填充满半导体材料分别形成第一有源区和第二有源区；
[0013]在所述第一有源区的顶部中形成第一源漏区，在所述第二有源区的顶部中形成第二源漏区，所述第一源漏区与所述第二源漏区中掺杂的杂质离子类型相反；
[0014]在所述第二绝缘层表面上以及第二绝缘层中形成将所述电阻器的上端与所述第
二源漏区电连接的第一金属布线层；
[0015]去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面；
[0016]在所述第一有源区的底部中形成第三源漏区，在所述第二有源区的底部中形成第四源漏区，所述第三源漏区与所述第一源漏区中的掺杂的杂质离子类型相同，所述第四源漏区与所述第二源漏区中的掺杂的杂质离子类型相同；
[0017]在所述第一绝缘层的背面上形成连接所述第三源漏区和第四源漏区的金属连接层。
[0018]在一些实施例中，所述第一垂直栅极、第二垂直栅极和电阻器的形成过程包括：在所述第一绝缘层上形成多晶硅层；在所述多晶硅层上形成图形化的掩膜层，所述图形化的掩膜层暴露出所述多晶硅层需要被刻蚀的区域；以所述图形化的掩膜层为掩膜刻蚀所述多晶硅层；在所述第一绝缘层上形成分立的第一垂直栅极、第二垂直栅极和电阻器。
[0019]在一些实施例中，还包括：还包括：在所述第二绝缘层上形成层间介质层；在所述层间介质层中以及第二绝缘层中形成第一金属布线层，所述第一金属布线层将所述电阻器的上端与所述第二源漏区电连接；在所述层间介质层中形成第二金属布线层，所述第二金属布线层与所述第一源漏区电连接。
[0020]在一些实施例中，所述去除所述半导体衬底之前，还包括：在所述层间介质层表面上形成顶层氧化硅层；在所述顶层氧化硅层表面键合一载板；键合所述载板后，翻转所述半导体衬底，然后去除所述半导体衬底。
[0021]在一些实施例中，在去除所述半导体衬底后，还包括：沿所述第一绝缘层的背面方向依次刻蚀所述第一绝缘层、第二绝缘层和层间介质层，直至暴露出所述第二金属布线层的下表面，在所述第一绝缘层、第二绝缘层和层间介质层中形成暴露出所述第二金属布线层的底部表面的第三通孔；沿所述第一绝缘层的背面方向刻蚀所述第一绝缘层，直至暴露出所述电阻器的下端表面，在所述第一绝缘层中形成暴露出所述电阻器的下端表面的第四通孔；在所述第三通孔中填充金属形成第一通孔连接结构，在所述第四通孔中填充金属形成第二通孔连接结构。
[0022]在一些实施例中，所述去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面以及形成金属连接层的过程包括：去除全部的半导体衬底，以暴露所述第一绝缘层的背面以及所述第一有源区和第二有源区的底部表面；在所述暴露的第一绝缘层的背面表面形成连接所述第三源漏区和第四源漏区的金属连接层。
[0023]在一些实施例中，所述去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面以及形成金属连接层的过程包括：去除部分厚度的半导体衬底；刻蚀剩余的所述半导体衬底，在所述剩余的半导体衬底中形成暴露出所述第一有源区和第二有源区的底部表面通孔；在所述第一绝缘层的背面表面上剩余的半导体衬底的表面以及所述通孔中形成连接所述第三源漏区和第四源漏区的金属连接层。
[0024]在一些实施例中，所述第一有源区和第二有源区的材料为单晶的半导体材料，所述第一有源区和第二有源区通过外延工艺形成。
[0025]在一些实施例中，所述第三源漏区与所述第一源漏区中的掺杂的杂质离子类型为N型，且所述第四源漏区与所述第二源漏区中的掺杂的杂质离子类型为P型。
[0026]在一些实施例中，所述第三源漏区与所述第一源漏区中的掺杂的杂质离子类型为
P型，且所述第四源漏区与所述第二源漏区中的掺杂的杂质离子类型为N型。
[0027]在一些实施例中，形成所述第一源漏区和第二源漏区分别通过第一离子注入工艺和第二离子注入工艺进行，且所述第一离子注入工艺和第二离子注入工艺注入的杂质离子的类型相反。
[0028]在一些实施例中，形成所述第三源漏区和第四源漏区分别通过第三离子注入工艺和第四离子注入工艺进行，且所述第三离子注入工艺和第四离子注入工艺注入的杂质离子的类型相反。
[0029]本申请一些实施例还提供了一种半导体器件，包括：
[0030]第一绝缘层，所述第一绝缘层包括正面表面和与正面表面相对的背面表面；
[0031]位于所述第一绝缘层的正面表面上分立的第一垂直栅极、第二垂直栅极和电阻器；
[0032]覆盖所述第一垂直栅极、第二垂直栅极、电阻器和第一绝缘层的正面表面的第二绝缘层；
[0033]位于所述第二绝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成第一绝缘层；在所述第一绝缘层的正面上形成分立的第一垂直栅极、第二垂直栅极以及电阻器；形成覆盖所述第一垂直栅极、第二垂直栅极、电阻器和第一绝缘层的第二绝缘层；刻蚀所述第二绝缘层、第一垂直栅极、第二垂直栅极和第一绝缘层，形成贯穿所述第二绝缘层、第一垂直栅极和第一绝缘层的第一通孔，以及形成贯穿所述第二绝缘层、第二垂直栅极和第一绝缘层的第二通孔；在所述第一通孔的侧壁表面形成第一栅介质层，在所述第二通孔的侧壁表面形成第二栅介质层；在所述第一通孔和第二通孔中填充满半导体材料分别形成第一有源区和第二有源区；在所述第一有源区的顶部中形成第一源漏区，在所述第二有源区的顶部中形成第二源漏区，所述第一源漏区与所述第二源漏区中掺杂的杂质离子类型相反；在所述第二绝缘层表面上以及第二绝缘层中形成将所述电阻器的上端与所述第二源漏区电连接的第一金属布线层；去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面；在所述第一有源区的底部中形成第三源漏区，在所述第二有源区的底部中形成第四源漏区，所述第三源漏区与所述第一源漏区中的掺杂的杂质离子类型相同，所述第四源漏区与所述第二源漏区中的掺杂的杂质离子类型相同；在所述第一绝缘层的背面上形成连接所述第三源漏区和第四源漏区的金属连接层。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一垂直栅极、第二垂直栅极和电阻器的形成过程包括：在所述第一绝缘层上形成多晶硅层；在所述多晶硅层上形成图形化的掩膜层，所述图形化的掩膜层暴露出所述多晶硅层需要被刻蚀的区域；以所述图形化的掩膜层为掩膜刻蚀所述多晶硅层；在所述第一绝缘层上形成分立的第一垂直栅极、第二垂直栅极和电阻器。3.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第二绝缘层上形成层间介质层；在所述层间介质层中以及第二绝缘层中形成第一金属布线层，所述第一金属布线层将所述电阻器的上端与所述第二源漏区电连接；在所述层间介质层中形成第二金属布线层，所述第二金属布线层与所述第一源漏区电连接。4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述去除所述半导体衬底之前，还包括：在所述层间介质层表面上形成顶层氧化硅层；在所述顶层氧化硅层表面键合一载板；键合所述载板后，翻转所述半导体衬底，然后去除所述半导体衬底。5.如权利要求4所述的半导体器件的形成方法，其特征在于，在去除所述半导体衬底后，还包括：沿所述第一绝缘层的背面方向依次刻蚀所述第一绝缘层、第二绝缘层和层间介质层，直至暴露出所述第二金属布线层的下表面，在所述第一绝缘层、第二绝缘层和层间介质层中形成暴露出所述第二金属布线层的底部表面的第三通孔；沿所述第一绝缘层的背面方向刻蚀所述第一绝缘层，直至暴露出所述电阻器的下端表面，在所述第一绝缘层中形成暴露出所述电阻器的下端表面的第四通孔；在所述第三通孔中填充金属形成第一通孔连接结构，在所述第四通孔中填充金属形成第二通孔连接结构。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面以及形成金属连接层的过程包括：去除全部的半导体衬底，以暴露所述第一绝缘层的背面以及所述第一有源区和第二有源区的底部表面；在所述暴露的第一绝缘层的背面表面形成连接所述第三源漏区和第四源漏区的金属连接层。7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面以及形成金属连接层的过程包括：去除部分厚度的半导体衬底；刻蚀剩余的所述半导体衬底，在所述剩余的半导体衬底中形成暴露出所述第一有源区和第二有源区的底部表面通孔；在所述第一绝缘层的背面表面上剩余的半导体衬底的表面以及所述通孔中...

【专利技术属性】
技术研发人员：章建辉，洪齐元，余兴，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：