半导体装置和制造半导体装置的方法制造方法及图纸

在一个实例中，电子装置包括衬底，所述衬底包括具有顶部表面和底部表面的第一电介质，以及在所述第一电介质中且包括第一通孔和所述第一通孔上方的第一迹线的第一导体。所述第一迹线包括第一迹线侧壁和第一迹线基底，且所述第一通孔包括第一通孔侧壁。所述第一导体包括在所述第一迹线侧壁与所述第一迹线基底之间的第一弓形顶点，和在所述第一通孔侧壁与所述第一迹线基底之间的第二弓形顶点，在所述衬底的所述顶部表面上方的电子组件，以及在所述衬底的所述顶部表面上方且接触所述电子组件的横向侧的囊封物。本文中还公开其它实例和相关方法。关方法。关方法。

【技术实现步骤摘要】
半导体装置和制造半导体装置的方法


[0001]本公开大体上涉及电子装置，且更明确地说涉及半导体装置和制造半导体装置的方法。

技术介绍

[0002]现有的半导体封装和用于形成半导体封装的方法是不适当的，例如，导致成本过大、可靠性降低、性能相对低或封装大小过大。通过比较此类方法与本公开并参考图式，所属领域的技术人员将清楚常规和传统方法的其它限制和缺点。

技术实现思路

[0003]本专利技术的一态样为一种电子装置，其包括：衬底，其包括：第一电介质，其具有顶部表面和底部表面，以及第一导体，其在所述第一电介质中且包括第一通孔和所述第一通孔上方的第一迹线，其中所述第一迹线包括第一迹线侧壁和第一迹线基底，且所述第一通孔包括第一通孔侧壁，且其中所述第一导体包括在所述第一迹线侧壁与所述第一迹线基底之间的第一弓形顶点，以及在所述第一通孔侧壁与所述第一迹线基底之间的第二弓形顶点；电子组件，其在所述衬底的所述顶部表面上方；以及囊封物，其在所述衬底的所述顶部表面上方且接触所述电子组件的横向侧。在所述电子装置中，所述第一电介质包括单个电介质材料层。在所述电子装置中，所述第一迹线和所述第一通孔构成单体式结构。在所述电子装置中，所述第一迹线从所述第一电介质的所述顶部表面暴露，且所述第一通孔从所述第一电介质的所述底部表面暴露。在所述电子装置中，所述衬底包括：第二电介质，其在所述第一电介质上方，以及所述第二电介质中的第二迹线，其从所述第一迹线偏移。所述电子装置进一步包括：第二迹线，其在所述第一电介质中且从所述第一迹线偏移，其中所述第二迹线的顶侧从所述第一电介质的所述顶部表面暴露，且所述第一电介质覆盖所述第二迹线的基底。在所述电子装置中，所述第二迹线从所述第二电介质的顶部表面暴露且接触所述第一电介质的所述顶部表面。在所述电子装置中，所述衬底包括：第二电介质，其在所述第一电介质上方，第二迹线，其在所述第二电介质中，以及第二通孔，其在所述第一电介质中，其中所述第二迹线接触所述第二通孔。在所述电子装置中，所述衬底包括：第二电介质，其在所述第一电介质上方，以及第二导体，其在所述第二电介质中，所述第二导体包括第二通孔和所述第二通孔上方的第二迹线，其中所述第二迹线包括第二迹线侧壁和第二迹线基底，且所述第二通孔包括第二通孔侧壁，且其中所述第二导体包括在所述第二迹线侧壁与所述第二迹线基底之间的第三弓形顶点，以及在所述第二通孔侧壁与所述第二迹线基底之间的第四弓形顶点。
[0004]本专利技术的另一态样为一种制造电子装置的方法，其包括：提供第一电介质，所述第一电介质具有顶部表面和底部表面；在所述第一电介质中从所述顶部表面提供第一迹线图案，其中所述第一迹线图案限定第一迹线，所述第一迹线包括第一迹线基底、第一迹线侧壁以及在所述第一迹线基底与所述第一迹线侧壁之间的第一弓形顶点；在所述第一电介质中
提供第一通孔图案，其中所述第一通孔图案限定第一通孔，所述第一通孔包括第一通孔侧壁以及在所述第一迹线基底与所述第一通孔侧壁之间的第二弓形顶点；移除所述第一迹线图案和所述第一通孔图案处的所述第一电介质的一部分以暴露所述第一电介质中的第一通孔开口和第一迹线开口；以及在所述第一通孔开口和所述第一迹线开口中提供第一导电材料以提供包括所述第一迹线和所述第一通孔的第一导体。所述方法，其进一步包括：在所述第一电介质的所述顶部表面上方提供电子组件；以及提供囊封物，所述囊封物在所述第一电介质的所述顶部表面上方且接触所述电子组件的横向侧。在所述方法中，通过使所述第一电介质从所述顶部表面暴露于紫外线(UV)光来提供所述第一迹线图案和所述第一通孔图案。在所述方法中，所述第一迹线图案限定所述第一电介质中的第二迹线，移除所述第一电介质的一部分以暴露所述第一电介质中的第二迹线开口，且在所述第二迹线开口中提供所述第一导电材料以提供包括所述第二迹线的第二导体。所述方法进一步包括：在所述第一电介质上方提供第二电介质，所述第二电介质具有顶部表面和底部表面，在所述第二电介质中从所述第二电介质的所述顶部表面提供第二迹线图案，所述第二迹线图案限定第三迹线，移除所述第二迹线图案处的所述第二电介质的一部分以暴露第三迹线开口，且在所述第三迹线开口中提供第二导电材料以提供包括所述第二迹线的第三导体，其中所述第三迹线从所述第一迹线和所述第二迹线偏移。在所述方法中，所述第一迹线图案限定所述第一电介质中的第二迹线，所述第一通孔图案限定所述第一电介质中的第二通孔，移除所述第一电介质的一部分以暴露所述第一电介质中的第二迹线开口和第二通孔开口，且在所述第二通孔开口和所述第二迹线开口中提供所述第一导电材料以提供所述第二迹线和所述第二通孔。在所述方法中，所述第二迹线的宽度与所述第二通孔的宽度基本上相同。所述方法进一步包括：在所述第一电介质上方提供第二电介质，所述第二电介质具有顶部表面和底部表面，在所述第二电介质中从所述第二电介质的所述顶部表面提供第二迹线图案，其中所述第二迹线图案限定第三迹线，移除所述第二迹线图案处的所述第二电介质的一部分以暴露第三迹线开口，且在所述第三迹线开口中提供第二导电材料以提供所述第三迹线，其中所述第三迹线从所述第二电介质的所述底部表面暴露且接触所述第一电介质的所述第二迹线。
[0005]本专利技术的另一态样为一种制造电子装置的方法，所述方法包括：提供具有顶部表面和底部表面的第一电介质，且所述第一电介质中的第一导体包括第一通孔和所述第一通孔上方的第一迹线；在所述第一电介质的所述顶部表面上方提供电子组件；以及提供囊封物，所述囊封物在所述第一电介质的所述顶部表面上方且接触所述电子组件的横向侧；其中所述第一迹线包括第一迹线侧壁和第一迹线基底，且所述第一通孔包括第一通孔侧壁；且其中所述第一导体包括在所述第一迹线侧壁与所述第一迹线基底之间的第一弓形顶点，以及在所述第一通孔侧壁与所述第一迹线基底之间的第二弓形顶点。在所述方法中，所述第一电介质包括单个电介质材料层。在所述方法中，所述第一迹线和所述第一通孔构成单体式结构。
附图说明
[0006]图1示出根据一实例的电子装置的横截面图。
[0007]图2A到2D示出用于制造电子装置的双重镶嵌工艺的横截面图。
[0008]图3A到3X示出用于制造根据图1中的实例的电子装置的横截面图。
[0009]图4A到4I示出用于制造根据图1中的实例的电子装置的另一方法的横截面图。
[0010]图5示出根据一实例的电子装置的横截面图。
[0011]以下论述提供半导体装置以及制造半导体装置的方法的各种实例。此类实例是非限制性的，且所附权利要求书的范围不应限于公开的特定实例。在以下论述中，术语“实例”和“例如”是非限制性的。
[0012]各图说明一般构造方式，且可能省略熟知特征和技术的描述和细节以避免不必要地混淆本公开。另外，绘制图中的元件未必按比例绘制。举例来说，各图中的一些元件的尺寸可能相对于其它元件放大，以帮助改进对本公开中论述的实例的理解。不同图中的相同参考标号表示相同元件。
[0013]术语“或”表示由“或”连接的列表中的项目中的任何一或多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子装置，其包括：衬底，其包括：第一电介质，其具有顶部表面和底部表面，以及第一导体，其在所述第一电介质中且包括第一通孔和所述第一通孔上方的第一迹线，其中所述第一迹线包括第一迹线侧壁和第一迹线基底，且所述第一通孔包括第一通孔侧壁，且其中所述第一导体包括在所述第一迹线侧壁与所述第一迹线基底之间的第一弓形顶点，以及在所述第一通孔侧壁与所述第一迹线基底之间的第二弓形顶点；电子组件，其在所述衬底的所述顶部表面上方；以及囊封物，其在所述衬底的所述顶部表面上方且接触所述电子组件的横向侧。2.根据权利要求1所述的电子装置，其中所述第一电介质包括单个电介质材料层。3.根据权利要求1所述的电子装置，其中所述第一迹线和所述第一通孔构成单体式结构。4.根据权利要求1所述的电子装置，其中所述第一迹线从所述第一电介质的所述顶部表面暴露，且所述第一通孔从所述第一电介质的所述底部表面暴露。5.根据权利要求1所述的电子装置，其中所述衬底包括：第二电介质，其在所述第一电介质上方，以及所述第二电介质中的第二迹线，其从所述第一迹线偏移。6.根据权利要求1所述的电子装置，其进一步包括：第二迹线，其在所述第一电介质中且从所述第一迹线偏移，其中所述第二迹线的顶侧从所述第一电介质的所述顶部表面暴露，且所述第一电介质覆盖所述第二迹线的基底。7.根据权利要求5所述的电子装置，其中所述第二迹线从所述第二电介质的顶部表面暴露且接触所述第一电介质的所述顶部表面。8.根据权利要求1所述的电子装置，其中所述衬底包括：第二电介质，其在所述第一电介质上方，第二迹线，其在所述第二电介质中，以及第二通孔，其在所述第一电介质中，其中所述第二迹线接触所述第二通孔。9.根据权利要求1所述的电子装置，其中所述衬底包括：第二电介质，其在所述第一电介质上方，以及第二导体，其在所述第二电介质中，所述第二导体包括第二通孔和所述第二通孔上方的第二迹线，其中所述第二迹线包括第二迹线侧壁和第二迹线基底，且所述第二通孔包括第二通孔侧壁，且其中所述第二导体包括在所述第二迹线侧壁与所述第二迹线基底之间的第三弓形顶点，以及在所述第二通孔侧壁与所述第二迹线基底之间的第四弓形顶点。10.一种制造电子装置的方法，其包括：提供第一电介质，所述第一电介质具有顶部表面和底部表面；
在所述第一电介质中从所述顶部表面提供第一迹线图案，其中所述第一迹线图案限定第一迹线，所述第一迹线包括第一迹线基底、第一迹线侧壁以及在所述第一迹线基底与所述第一迹线侧壁之间的第一弓形顶点；在所述第一电介质中提供第一通孔图案，其中所述第一通孔图案限定第一通孔，所述第一通孔包括第一通孔侧壁以及在所述第一迹线基底与所述第一通孔侧壁之间的第二弓形顶点；移除所述第一迹线图案和所述第一通孔图案处的所述第一电介质的一部分以暴露所述第一电介质中的第一通孔开口和第一迹线开口；以及在所述第一通孔开口和所述第一迹线开口中提供第一导电材料以提供包括所述第一迹线和所述第一通孔的...

【专利技术属性】
技术研发人员：金尚汉，康洋金，郑金硕，郑元坤，
申请(专利权)人：安靠科技新加坡控股私人有限公司，
类型：发明
国别省市：