浅沟槽隔离结构的制备方法技术

本申请提供了一种浅沟槽隔离结构的制备方法，包括如下步骤：提供一半导体衬底；形成图形化的氮化硅层，通过干法刻蚀形成浅沟槽；在浅沟槽中形成二氧化硅隔离结构，其上表面与半导体衬底上表面的高度差形成第一阶梯高度；通过第一氮化硅湿法刻蚀去除部分氮化硅层和二氧化硅隔离结构，剩余二氧化硅隔离结构上表面与半导体衬底上表面的高度差形成第二阶梯高度，第二阶梯高度小于第一阶梯高度；通过第二氮化硅湿法刻蚀去除剩余氮化硅层，其对于二氧化硅刻蚀速率为0

【技术实现步骤摘要】
浅沟槽隔离结构的制备方法


[0001]本申请涉及半导体集成电路制造领域，特别是涉及一种浅沟槽隔离结构的制备方法。

技术介绍

[0002]在关键尺寸小于0.25um以下的集成电路工艺中，为了防止器件间形成的泄漏电流影响器件的正常工作，通常需要在器件间形成浅沟槽隔离结构（STI）。
[0003]目前，在浅沟槽隔离结构的制备工艺中，一般由干法刻蚀形成浅沟槽，并在浅沟槽中通过化学气相沉积形成二氧化硅层以构成浅沟槽隔离结构。在通过化学气相沉积形成二氧化硅层时，在浅沟槽和半导体衬底表面都会沉积二氧化硅层。一般采用氮化硅层作为对浅沟槽进行干法刻蚀的硬掩膜层以及对半导体衬底表面的二氧化硅层进行化学机械研磨的停止层。
[0004]然而，在完成化学机械研磨并去除该氮化硅层后，浅沟槽中的二氧化硅隔离结构会高出半导体衬底表面并形成阶梯高度（step high），该阶梯高度大小的控制会直接影响器件，会对图形形成以及后续工艺的稳定性造成不良影响。
[0005]因此，有必要提出一种新的浅沟槽隔离结构的制备方法，解决上述问题。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本申请的目的在于提供一种浅沟槽隔离结构的制备方法，用于解决现有技术中无法精确控制浅沟槽隔离结构的阶梯高度大小，对图形形成和后续工艺稳定性造成不良影响等问题。
[0007]为实现上述目的及其它相关目的，本申请提供了一种浅沟槽隔离结构的制备方法，包括如下步骤：提供一半导体衬底；在所述半导体衬底上形成图形化的氮化硅层，以所述氮化硅层作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底中形成浅沟槽；在所述浅沟槽中形成二氧化硅隔离结构，所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第一阶梯高度；通过第一氮化硅湿法刻蚀去除部分所述氮化硅层和部分所述二氧化硅隔离结构，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第二阶梯高度，所述第二阶梯高度小于所述第一阶梯高度；通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0
Å
/min。
[0008]作为本申请的一种可选方案，在所述浅沟槽中形成所述二氧化硅隔离结构的过程包括如下步骤：
在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层；以所述氮化硅层作为化学机械研磨的停止层，通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层。
[0009]作为本申请的一种可选方案，在通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层后，还包括对所述浅沟槽中的二氧化硅层进行回刻的步骤。
[0010]作为本申请的一种可选方案，在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层的方法包括化学气相沉积；在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层前，还包括先在所述浅沟槽中形成阻挡氧化层的步骤。
[0011]作为本申请的一种可选方案，在所述半导体衬底上形成图形化的氮化硅层前，还包括在所述半导体衬底上先形成衬垫氧化层的步骤。
[0012]作为本申请的一种可选方案，所述第一氮化硅湿法刻蚀的刻蚀时间Time (Tank A)和所述第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)由下式得到：Time (Tank A) =，Time (Tank B) = K*(
ꢀ‑
，在上式中，THK(STI
‑
OX)为所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构的二氧化硅层厚度，THK(OX)为所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构的二氧化硅层厚度，THK(SIN)为所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度，ER(Tank A
‑
OX)为所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构的二氧化硅层的刻蚀速率，ER(Tank A
‑
SIN)为所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率，ER(Tank B
‑
SIN)为所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率，K为过度刻蚀的影响因子。
[0013]作为本申请的一种可选方案，所述第一氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank A
‑
OX)为0.5
‑5Å
/min；所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank A
‑
SIN)为35
‑
70
Å
/min；所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank B
‑
SIN)为35
‑
70
Å
/min。
[0014]作为本申请的一种可选方案，所述第一氮化硅湿法刻蚀采用温度为160℃且质量分数为85%的磷酸溶液作为蚀刻药液，所述第二氮化硅湿法刻蚀采用对温度为160℃且质量分数为85%的磷酸溶液进行确定数量的氮化硅假片刻蚀后得到的磷酸溶液作为蚀刻药液。
[0015]作为本申请的一种可选方案，进行所述第一氮化硅湿法刻蚀的湿法槽通过对所述磷酸溶液进行定期换液以维持确定的对所述氮化硅层的刻蚀速率。
[0016]作为本申请的一种可选方案，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank B
‑
OX)与所述氮化硅假片刻蚀的数量x由下式得到：ER(Tank B
‑
OX) =
ꢀ‑3×
10
‑8x
3 + 3
×
10
‑5x2ꢀ‑ꢀ
0.0118x + 1.557。
[0017]如上所述，本申请提供的浅沟槽隔离结构的制备方法，通过引入两步不同的湿法刻蚀控制氮化硅层湿法刻蚀过程中对于浅沟槽隔离结构中二氧化硅层的刻蚀量，从而可以精确控制浅沟槽隔离结构的阶梯高度大小，有助于提高生产良率。
附图说明
[0018]图1显示为本申请实施例一中提供的浅沟槽隔离结构的制备方法的流程图。
[0019]图2显示为本申请实施例一中提供的半导体衬底的示意图。
[0020]图3显示为本申请实施例一中提供的在半导体衬底上形成图形化的氮化硅层的示意图。
[0021]图4显示为本申请实施例一中提供的在半导体衬底中形成浅沟槽的示意图。
[0022]图5显示为本申请实施例一中提供的在浅沟槽中及氮化硅层表面沉积二氧化硅层的示意图。
[0023]图6显示为本申请实施例一中提供的通过化学机械研磨去除氮化硅层表面的二氧化硅层的示意图。
[0024]图7显示为本申请实施例一中提供的对浅沟槽中的二氧化硅层进行回刻的示意图。
[0025]图8显示为本申请实施例一中提供的通过第一氮化硅湿法刻蚀去除部分氮化硅层和部分二氧化硅隔离结构的示意图。
[0026]图9显示为本申请实施例一中提供的通过第二氮化硅湿法刻蚀去除剩余的氮化硅层的示意图。
[0027]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括如下步骤：提供一半导体衬底；在所述半导体衬底上形成图形化的氮化硅层，以所述氮化硅层作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底中形成浅沟槽；在所述浅沟槽中形成二氧化硅隔离结构，所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第一阶梯高度；通过第一氮化硅湿法刻蚀去除部分所述氮化硅层和部分所述二氧化硅隔离结构，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第二阶梯高度，所述第二阶梯高度小于所述第一阶梯高度；通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0
Å
/min。2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，在所述浅沟槽中形成所述二氧化硅隔离结构的过程包括如下步骤：在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层；以所述氮化硅层作为化学机械研磨的停止层，通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层。3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，在通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层后，还包括对所述浅沟槽中的二氧化硅层进行回刻的步骤。4.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层的方法包括化学气相沉积；在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层前，还包括先在所述浅沟槽中形成阻挡氧化层的步骤。5.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，在所述半导体衬底上形成图形化的氮化硅层前，还包括在所述半导体衬底上先形成衬垫氧化层的步骤。6.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述第一氮化硅湿法刻蚀的刻蚀时间和所述第二氮化硅湿法刻蚀的刻蚀时间由下式得到：Time (Tank A) =，Time (Tank B) = K*(
ꢀꢀ‑ꢀꢀ
，在上式中，Time (Tank A) 为第一氮化硅湿法刻蚀的刻蚀时间，Time (Tank B)为第二氮化硅湿法刻蚀的刻蚀时间，THK(STI
‑
OX)为所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构的二氧化硅层厚度，THK...

【专利技术属性】
技术研发人员：欧阳文森，王胜林，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：