一种半导体器件结构的制备方法技术

本发明专利技术提供一种半导体器件结构的制备方法，制备方法包括：衬底上形成掩膜图形层，基于掩膜图形层于衬底内形成间隔排布的沟槽和有源区；去除部分掩膜图形层以显露有源区的顶角，在沟槽表面形成第一氧化层覆盖在显露的顶角及沟槽表面；用绝缘物填充沟槽形成第一绝缘层，刻蚀第一绝缘层及第一氧化层以显露有源区顶角；在顶角注入卤族元素，用刻蚀工艺去除注入卤族元素的有源区；在有源区的顶角表面形成第二氧化层，用绝缘物填充沟槽形成第二绝缘层。本发明专利技术通过对有源区顶角离子注入卤族元素，控制有源区顶角的刻蚀速率，实现了对有源区顶角处的圆角化的有效控制，从而降低了顶角的不平整形状产生的寄生器件影响，有利于提高器件可靠性。器件可靠性。器件可靠性。

【技术实现步骤摘要】
一种半导体器件结构的制备方法


[0001]本专利技术属于半导体制造领域，特别是涉及一种半导体器件结构的制备方法。

技术介绍

[0002]微电子工艺进入深亚微米阶段后，为实现高密度、高性能的器件电路，隔离和平坦化工艺越来越重要，其中较受关注的就是浅沟槽隔离(STI)工艺。STI工艺通过氮化硅的隔离层实现了优异的隔离性能和平坦表面，然而在其器件的有源区和浅沟槽的边缘顶角处，由于不平整的形态容易产生寄生器件，从而影响器件的开关性能。
[0003]现有技术中通过热磷酸溶液将有源区顶角上方的氮化硅回刻来露出顶角，再通过在包括顶角在内的沟槽表面生长氧化层来使顶角圆角化，然而由于工艺过程中无法精确控制氧化层在有源区顶角的生长形状，导致圆角化的效果并不理想。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件结构的制备方法，用于解决现有技术中有源区顶角圆角化无法精确控制形状的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种半导体器件结构的制备方法，所述制备方法包括如下步骤：
[0006]提供衬底，于所述衬底上形成掩膜图形层，基于所述掩膜图形层于所述衬底内形成间隔排布的沟槽，通过所述沟槽在所述衬底中分隔出多个有源区；
[0007]去除部分所述掩膜图形层以显露所述每个有源区的顶角；
[0008]在所述沟槽表面形成第一氧化层，所述第一氧化层覆盖所述每个有源区显露的所述顶角及所述沟槽表面；
[0009]用绝缘物对所述沟槽进行第一次填充，形成第一绝缘层；
[0010]刻蚀所述沟槽中的所述第一绝缘层及所述第一氧化层，以显露所述每个有源区的所述顶角；
[0011]在所述顶角离子注入卤族元素，用刻蚀工艺去除所述每个有源区的所述顶角注入卤族元素的部分，通过控制所述卤族元素在所述每个有源区的所述顶角的分布，以控制所述顶角的刻蚀形貌；
[0012]在所述每个有源区的所述顶角形成第二氧化层；
[0013]用绝缘物对所述沟槽进行第二次填充，形成第二绝缘层。
[0014]可选地，所述掩膜图形层包括衬垫氧化层、氮化硅层、氧化物层，所述衬垫氧化层位于所述衬底上，所述氮化硅层位于所述衬垫氧化层上，所述氧化物层位于所述氮化硅层上。
[0015]可选地，用热磷酸溶液进行湿法刻蚀的方法去除部分所述掩膜图形层，以显露所述每个有源区的顶角。
[0016]可选地，所述第一绝缘层和所述第二绝缘层均采用高密度等离子体氧化物填充方
法形成。
[0017]可选地，用湿法刻蚀的方法刻蚀所述沟槽中的所述第一绝缘层，以显露所述每个有源区的所述顶角。
[0018]可选地，用湿法刻蚀的方法去除所述每个有源区的所述顶角注入卤族元素的部分。
[0019]可选地，所述第一氧化层和所述第二氧化层均采用炉管制程形成。
[0020]可选地，所述第二氧化层的厚度与所述第一氧化层的厚度相等。
[0021]可选地，所述第一氧化层厚度为100埃。
[0022]可选地，所述卤族元素包括氟、氯、溴、碘、砹、石田中的一种或任意一种以上的组合。
[0023]如上所述，本专利技术的半导体器件结构的制备方法，具有以下有益效果：
[0024]本专利技术通过对有源区顶角处离子注入卤族元素，控制有源区顶角的刻蚀速率，实现了对有源区顶角处的圆角化的有效控制，从而降低了顶角的不平整形状产生的寄生器件影响，有利于提高器件可靠性。
附图说明
[0025]图1
‑
9显示为本专利技术实施例中的半导体器件结构的制备方法各个步骤所呈现的结构示意图。
[0026]元件标号说明
[0027]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0028]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
[0029]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区
[0030]200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
掩模图形层
[0031]201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬垫氧化层
[0032]202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅层
[0033]203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化物层
[0034]300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶角
[0035]301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一氧化层
[0036]302
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
卤族元素注入束
[0037]303
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二氧化层
[0038]401
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一绝缘层
[0039]402
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二绝缘层
具体实施方式
[0040]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0041]如在详述本专利技术实施例时，为便于说明，表示装置结构的示意图会不依一般比例
作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0042]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。
[0043]在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0044]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0045]浅沟槽隔离(STI)技术中，在有源区顶角氧化层的生长速率比其他位置的有源区表面的生长速率小，使得有源区顶角氧化层较薄，从而产生不平整形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构的制备方法，其特征在于，所述制备方法包括步骤：提供衬底，于所述衬底上形成掩膜图形层，基于所述掩膜图形层于所述衬底内形成间隔排布的沟槽，通过所述沟槽在所述衬底中分隔出多个有源区；去除部分所述掩膜图形层以显露所述每个有源区的顶角；在所述沟槽表面形成第一氧化层，所述第一氧化层覆盖所述每个有源区显露的所述顶角及所述沟槽表面；用绝缘物对所述沟槽进行第一次填充，形成第一绝缘层；刻蚀所述沟槽中的所述第一绝缘层及所述第一氧化层，以显露所述每个有源区的所述顶角；在所述顶角离子注入卤族元素，用刻蚀工艺去除所述每个有源区的所述顶角注入卤族元素的部分，通过控制所述卤族元素在所述每个有源区的所述顶角的分布，以控制所述顶角的刻蚀形貌；在所述每个有源区的所述顶角形成第二氧化层；用绝缘物对所述沟槽进行第二次填充，形成第二绝缘层。2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述掩膜图形层包括衬垫氧化层、氮化硅层、氧化物层，所述衬垫氧化层位于所述衬底上，所述氮化硅层位于所述衬垫氧化层上，所述氧化物层位于所述氮化硅层上。3.根据权利要求1所述的半导体器件结构的制备方法，其特征...

【专利技术属性】
技术研发人员：杨凯，叶蕾，黄永彬，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：