封装体及其封装方法技术

本申请公开了一种封装体及其封装方法，所述封装体包括：多个引脚，多个引脚沿着第一方向排列成第一列以及第二列，第一列与第二列之间设有间隔，每个引脚均包括内引脚和外引脚，其中第一列包括第一引脚，第二列包括第二引脚，第一引脚的内引脚弯折向间隔处而形成第一延伸部，第二引脚的内引脚弯折向间隔处而形成第二延伸部，第一延伸部与第二延伸部的方向相反；芯片，至少固定在第一引脚的内引脚以及第二引脚的内引脚上，且芯片与多个引脚均电连接；塑封体，包裹多个引脚的内引脚以及芯片。通过上述方式，本申请可以提高封装体结构的稳定性并且提高封装密度。性并且提高封装密度。性并且提高封装密度。

【技术实现步骤摘要】
封装体及其封装方法


[0001]本申请涉及半导体封装领域，尤其涉及一种封装体及其封装方法。

技术介绍

[0002]SOT(Small Outline Transistor，小外形晶体管)是一种常见的表面贴装小型电子元器件封装外形。根据产品需要，SOT封装有多种引脚数目，其中六个引脚的SOT封装应用较为广泛。
[0003]在半导体
，传统SOT封装体中都使用载片台承载芯片。一方面，这种设计使得所封装的芯片尺寸受载片台尺寸限制，封装密度较低。另一方面，传统SOT封装体中的载片台只有一根连筋固定，结构不稳定。
[0004]因此如何提高SOT封装体的结构稳定性和封装密度是目前亟需解决的技术问题。

技术实现思路

[0005]本申请目的是提供一种封装体及其封装方法，能够提高封装体结构的稳定性。
[0006]为解决上述技术问题，本申请采用的一个技术方案是：提供一种封装体，包括：多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；芯片，至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，且所述芯片与多个所述引脚均电连接；塑封体，包裹多个所述引脚的所述内引脚以及所述芯片。
[0007]为解决上述技术问题，本申请采用的另一个技术方案是：提供一种封装方法，包括：提供多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；将芯片至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，并使所述芯片与多个所述引脚均电连接；形成包裹多个所述引脚的所述内引脚以及所述芯片的塑封体。
[0008]本申请的有益效果是：在本申请的封装体中，设置多个引脚排列成第一列、第二列，且设置第一引脚和第二引脚的内引脚分别弯折向第一列与第二列之间的间隔处而形成第一延伸部、第二延伸部，使得相比较于其他引脚，第一引脚的内引脚、第二引脚的内引脚的面积较大，从而用第一引脚的内引脚和第二引脚的内引脚来承载芯片，可以增强封装体的结构稳定性。并且可以摆脱现有技术中芯片尺寸受载片台尺寸的限制，从而可以提高封装密度。
附图说明
[0009]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1为本申请封装体一实施方式中未装载芯片的透视图；
[0011]图2为本申请封装体一实施方式中装载芯片的透视图；
[0012]图3为图2中的封装体沿A
‑
A方向的剖面结构示意图；
[0013]图4为图2中的封装体沿B
‑
B方向的剖面结构示意图；
[0014]图5为本申请封装方法一实施方式的流程示意图。
具体实施方式
[0015]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0016]请参阅图1和图2，本实施例中的封装体100包括多个引脚20、芯片3以及塑封体1。
[0017]多个引脚20沿着第一方向x排列成第一列11以及第二列12，第一列11与第二列12之间设有间隔101，其中，每个引脚20均包括内引脚201和外引脚202，其中第一列11包括第一引脚22，第二列12包括第二引脚25，第一引脚22的内引脚201弯折向间隔101处而形成第一延伸部222，第二引脚25的内引脚201弯折向间隔101处而形成第二延伸部255，第一延伸部222与第二延伸部255的方向相反。
[0018]其中，本申请对引脚20的数量不做限制，例如在图1应用场景中，引脚20的数量为6个，但是在其他应用场景中，引脚20的数量还可以是4个、8个、10个，甚至更多个。
[0019]其中，第一列11以及第二列12在第一方向x上间隔排列，也就是说，第一列11、第二列12的延伸方向与第一方向x垂直。
[0020]其中，第一列11与第二列12之间设有的间隔101可以为第一引脚22的内引脚201弯折和第二引脚25的内引脚201弯折提供空间。
[0021]其中，第一列11所包括的引脚20的数量与第二列12包括的引脚20的数量可以相同，也可以不同，例如在图1应用场景，第一列11包括的引脚20的数量和第二列12包括的引脚20的数量相同，都为3个。
[0022]其中，引脚20的作用是信号传输和电连接，处于塑封体1内的部分称为内引脚201，处于塑封体1外的部分称为外引脚202，内引脚202用来与芯片3电连接，且多个引脚20的内引脚201相互之间不接触，也就是说，多个引脚20的内引脚201之间电气绝缘，同时多个引脚20的外引脚202用来与外界的电路连接。
[0023]具体地，相比较于其他引脚20，第一引脚22、第二引脚25的内引脚201弯折向间隔101处而形成第一延伸部222与第二延伸部255，所以第一引脚22、第二引脚25的内引脚201面积较大。同时设置第一延伸部222与第二延伸部255的延伸方向相反，使得可以充分利用间隔101处的空间，进一步提高第一引脚22、第二引脚25的内引脚201的面积。
[0024]芯片3至少固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上，且芯片3与多个引脚20均电连接。
[0025]具体地，由于第一引脚22、第二引脚25的内引脚201弯折向间隔101处而形成第一延伸部222与第二延伸部255，所以第一引脚22、第二引脚25的内引脚201面积较大，因此利用第一引脚22、第二引脚25的内引脚201承载芯片3，可以保证芯片3的安装稳定性。
[0026]其中，芯片3可以是只固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上，也可以固定在第一引脚22的内引脚201、第二引脚25的内引脚201以及其它部分引脚20的内引脚201上，也就是说，此时除了利用第一引脚22和第二引脚25固定芯片外，还利用其他部分引脚20来固定芯片，当然还可以利用所有的引脚20一起固定芯片，例如在图2中，利用所有的引脚20一起固定芯片3，此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装体，其特征在于，所述封装体包括：多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；芯片，至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，且所述芯片与多个所述引脚均电连接；塑封体，包裹多个所述引脚的所述内引脚以及所述芯片。2.根据权利要求1所述的封装体，其特征在于，所述第一引脚的外引脚与内引脚的连接角度、所述第一引脚的内引脚的弯折角度均为钝角，以及所述第二引脚的外引脚与内引脚的连接角度、所述第二引脚的内引脚的弯折角度均为钝角。3.根据权利要求1所述的封装体，其特征在于，所述第一引脚、所述第二引脚沿所述第一方向排列。4.根据权利要求1所述的封装体，其特征在于，所述芯片固定在所有所述引脚的内引脚上。5.根据权利要求1所述的封装体，其特征在于，所述封装体进一步包括：键合引线，所述芯片背离多个所述引脚的一侧表面与每个所述引脚之间均连接有所述键合引线，以通过所述键合引线，实现所述芯片与所述引脚的电连接；其中，在所有所述键合引线，一部分所述键合引线自所述芯片的第一侧延伸至对应的所述引脚上，另一部分所述键合引线自所述芯片的第二侧延伸至对应的所述引脚上，所述第一侧与所述第二侧在与所述第一方向垂直的第二方向上间隔设置。6.根据权利要求1所述的封装体，其特征在于，以所述第一引脚以及所述第二引脚承载所...

【专利技术属性】
技术研发人员：徐庆升，徐小兵，吴贞国，杨立鹏，
申请(专利权)人：合肥通富微电子有限公司，
类型：发明
国别省市：