封装结构和封装结构的制备方法技术

本申请提供一种封装结构和封装结构的制备方法，封装结构包括：基板、芯片、导线和绝缘件，芯片设置在基板上，芯片与基板通过导线电性连接；绝缘件位于部分导线与芯片之间，并电性隔离部分导线和芯片。由于绝缘件可以位于部分导线与芯片之间，并电性隔离该部分导线和芯片，从而可以减少或避免该部分导线与芯片之间的短路，以提高封装结构的良率。因此，本申请提供的封装结构和封装结构的制备方法，能够减少或避免芯片与导线之间的短路，从而可以提高封装结构的良率。装结构的良率。装结构的良率。

【技术实现步骤摘要】
封装结构和封装结构的制备方法


[0001]本申请涉及半导体
，尤其涉及一种封装结构和封装结构的制备方法。

技术介绍

[0002]随着半导体技术的发展，半导体器件的尺寸越来越小，对于半导体器件容量要求也越来越高，因而制备高容量、小尺寸的半导体器件成为近年来研究的重点。由于将半导体器件直接暴露于外界环境容易造成其结构损坏，因而对于半导体器件的封装十分重要。
[0003]相关技术中，为了提高封装结构中的半导体器件的容量，通常需要将多个芯片层叠设置在封装基板上，并通过导线将每个芯片与封装基板电性连接。其中，芯片上设置有焊盘，封装基板上设置有金手指，导线的一端与芯片的焊盘连接，导线的另一端与封装基板的金手指连接。
[0004]然而，上述芯片与导线之间容易短路。

技术实现思路

[0005]本申请实施例提供一种封装结构和封装结构的制备方法，能够减少或避免芯片与导线之间的短路，从而可以提高封装结构的良率。
[0006]本申请实施例提供如下技术方案：
[0007]本申请实施例的第一方面提供一种封装结构，包括：基板、芯片、导线和绝缘件，芯片设置在基板上，芯片与基板通过导线电性连接；绝缘件位于部分导线与芯片之间，并电性隔离部分导线和芯片。
[0008]本申请实施例提供的封装结构，封装结构可以包括基板、芯片、导线和绝缘件，芯片设置在基板上，基板用于承载芯片。导线的一端与芯片电性连接，导线的另一端与基板电性连接，即芯片与基板可以通过导线电性连接。绝缘件可以位于部分导线与芯片之间，并电性隔离该部分导线和芯片，从而可以减少或避免该部分导线与芯片之间的短路，以提高封装结构的良率。
[0009]在一种可能的实施方式中，芯片背离基板一侧的面上设置有导电部，导线与芯片通过导电部电性连接。
[0010]导电部与导线的连接较为方便。
[0011]在一种可能的实施方式中，芯片背离基板一侧的面上设置有绝缘件，绝缘件位于导电部朝向芯片边缘的一侧。
[0012]绝缘件可以减少或避免芯片与导线之间的短路。
[0013]在一种可能的实施方式中，绝缘件为一体结构，绝缘件沿芯片的周向延伸。
[0014]在一种可能的实施方式中，封装结构包括多个绝缘件和多个导线，多个绝缘件沿芯片的周向间隔设置，一个绝缘件与一个导线对应设置。
[0015]绝缘件的设置方式较多，能够适用的场景较多。
[0016]芯片在基板上的正投影为多边形，绝缘件靠近芯片的至少一个侧边设置。
[0017]这样，绝缘件对芯片上且位于绝缘件内侧的其他电子元件的布局影响较小。
[0018]在一种可能的实施方式中，芯片上设置有电子元件，电子元件位于导电部朝向芯片边缘的一侧，绝缘件覆盖在电子元件上。
[0019]绝缘件可以完全隔离被其覆盖的电子元件。
[0020]在一种可能的实施方式中，芯片的边缘包括切割道，电子元件位于切割道上。
[0021]在一种可能的实施方式中，切割道的宽度的范围为10μm
‑
90μm；
[0022]和/或，绝缘件的宽度与切割道的宽度的比例范围为1/3
‑
4/5。
[0023]在一种可能的实施方式中，包括多个芯片，多个芯片沿封装结构的厚度方向层叠设置，每相邻两个芯片之间均设置有隔离层，每个芯片与基板之间均设置有导线，且通过导线电性连接。
[0024]可以提高封装结构的集成度。
[0025]在一种可能的实施方式中，多个芯片包括相邻的第一芯片和第二芯片，导线包括第一导线和第二导线，第一芯片位于第二芯片靠近基板的一侧，第一芯片与基板之间通过第一导线电性连接，第二芯片与基板之间通过第二导线电性连接，第一导线与第二芯片电性绝缘。
[0026]可以减少或避免第一导线和第二芯片之间的短路。
[0027]在一种可能的实施方式中，部分第一导线位于第一芯片和第二芯片之间的隔离层中，位于隔离层中的第一导线与第二芯片之间设置有绝缘件。
[0028]隔离层对绝缘件起到固定和支撑作用。
[0029]在一种可能的实施方式中，绝缘件与导电部之间的距离不小于绝缘件的厚度。
[0030]可以避免绝缘件影响导线部和导线之间的连接。
[0031]本申请实施例的第二方面提供一种封装结构的制备方法，包括：
[0032]提供基板；
[0033]在基板上形成芯片、绝缘件和导线；
[0034]其中，导线分别电性连接芯片和基板；绝缘件位于部分导线与芯片之间，并电性隔离部分导线和芯片。
[0035]本申请实施例提供的封装结构的制备方法，制备的封装结构可以包括基板、芯片、导线和绝缘件，芯片设置在基板上，基板用于承载芯片。导线的一端与芯片电性连接，导线的另一端与基板电性连接，即芯片与基板可以通过导线电性连接。绝缘件可以位于部分导线与芯片之间，并电性隔离该部分导线和芯片，从而可以减少或避免该部分导线与芯片之间的短路，以提高封装结构的良率。
[0036]在一种可能的实施方式中，封装结构包括多个芯片，多个芯片包括相邻的第一芯片和第二芯片，导线包括第一导线和第二导线；
[0037]形成芯片、绝缘件和导线包括：
[0038]形成第一芯片；
[0039]形成绝缘件，绝缘件位于第一芯片上；
[0040]形成第一导线，第一导线分别电性连接第一芯片和基板；
[0041]形成隔离层，隔离层位于第一芯片上；
[0042]形成第二芯片，第二芯片位于隔离层上；
[0043]形成绝缘件，绝缘件位于第二芯片上；
[0044]形成第二导线，第二导线分别电性连接第二芯片和基板。
[0045]多个芯片可以提高封装结构的集成度。
[0046]本申请的构造以及它的其他专利技术目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
[0047]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0048]图1为封装结构的结构示意图；
[0049]图2为本申请实施例提供的芯片为一个的结构示意图；
[0050]图3为本申请实施例提供的芯片为多个的结构示意图；
[0051]图4为本申请实施例提供的切割道的结构示意图；
[0052]图5为本申请实施例提供的绝缘件的结构示意图；
[0053]图6为本申请实施例提供的绝缘件的另一结构示意图；
[0054]图7为本申请实施例提供的绝缘件的另一结构示意图；
[0055]图8为本申请实施例提供的第一导线与第二芯片之间设置有绝缘件的结构示意图；
[0056]图9为本申请实施例提供的封装结构的制备方法的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：基板、芯片、导线和绝缘件，所述芯片设置在所述基板上，所述芯片与所述基板通过所述导线电性连接；所述绝缘件位于部分所述导线与所述芯片之间，并电性隔离部分所述导线和所述芯片。2.根据权利要求1所述的封装结构，其特征在于，所述芯片背离所述基板一侧的面上设置有导电部，所述导线与所述芯片通过所述导电部电性连接。3.根据权利要求2所述的封装结构，其特征在于，所述芯片背离所述基板一侧的面上设置有所述绝缘件，所述绝缘件位于所述导电部朝向所述芯片边缘的一侧。4.根据权利要求1
‑
3任一所述的封装结构，其特征在于，所述绝缘件为一体结构，所述绝缘件沿所述芯片的周向延伸。5.根据权利要求1
‑
3任一所述的封装结构，其特征在于，包括多个所述绝缘件和多个所述导线，多个所述绝缘件沿所述芯片的周向间隔设置，一个所述绝缘件与一个所述导线对应设置。6.根据权利要求1
‑
3任一所述的封装结构，其特征在于，所述芯片在所述基板上的正投影为多边形，所述绝缘件靠近所述芯片的至少一个侧边设置。7.根据权利要求2或3任一所述的封装结构，其特征在于，所述芯片上设置有电子元件，所述电子元件位于所述导电部朝向所述芯片边缘的一侧，所述绝缘件覆盖在所述电子元件上。8.根据权利要求7所述的封装结构，其特征在于，所述芯片的边缘包括切割道，所述电子元件位于所述切割道上。9.根据权利要求8所述的封装结构，其特征在于，所述切割道的宽度的范围为10μm
‑
90μm；和/或，所述绝缘件的宽度与所述切割道的宽度的比例范围为1/3
‑
4/5。10.根据权利要求1
‑
3任一所述的封装结构，其特征在于，包括多个所...

【专利技术属性】
技术研发人员：左明星，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：