一种半导体封装结构及其制备方法技术

本发明专利技术提供一种半导体封装结构及其制备方法，其中，半导体封装结构包括：重布线结构；倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；导电件，位于所述芯片和所述重布线结构之间且与所述凹槽间隔；位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。所述半导体封装结构的电气隔绝性和力学可靠性高。构的电气隔绝性和力学可靠性高。构的电气隔绝性和力学可靠性高。

【技术实现步骤摘要】
一种半导体封装结构及其制备方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体封装结构及其制备方法。

技术介绍

[0002]现有的扇出半导体封装结构中，通常是通过如下工艺步骤完成制备：参考图1，在载板C1上形成临时键合胶膜F1；在临时键合胶膜F1背离载板C1的一侧表面形成重布线结构1，重布线结构1包括金属布线层1a和介质层1b；在所述重布线结构1背离所述载板C1的一侧表面形成导联盘31，导联盘31与金属布线层1a电连接；在所述重布线结构1背离所述载板C1的一侧倒装芯片2a和芯片2b，芯片2a和芯片2b的内置焊盘20通过导电柱32、焊球33与导联盘31电连接；在所述芯片2a和芯片2b和所述重布线结构1之间形成底填胶层4，所述底填胶层4包围所述导电柱32、焊球33与导联盘31的侧壁。
[0003]由于芯片2a和芯片2b的有源面的边缘处的表面比较光滑，初始底填胶液难以与芯片2a和芯片2b有源面的边缘处形成紧密的抓着力，导致初始底填胶液固化后形成的底填胶层4与芯片2a和芯片2b有源面的边缘处存在黏结不牢固的问题，芯片2a和芯片2b有源面的边缘处与底填胶层之间极容易形成分层间隙，如图1所示，芯片2a有源面边缘处的表面与底填胶层4之间形成的分层间隙4c使得底填胶层4产生分层形成上底填胶层4a和下底填胶层4b，导致底填胶层4不能为芯片2a和芯片2b提供有效的电气隔绝和力学可靠性的保护，导致半导体封装结构的电气隔绝性和力学可靠性较低。

技术实现思路

[0004]因此，本专利技术要解决的技术问题在于克服现有技术中半导体封装结构的电气隔绝性和力学可靠性较低的缺陷，从而提供一种半导体封装结构及其制备方法。
[0005]本专利技术提供一种半导体封装结构，包括：重布线结构；倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；导电件，位于所述芯片和所述重布线结构之间且与所述凹槽间隔；位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。
[0006]可选的，所述芯片的有源面还包括焊盘面，所述边缘面包围所述焊盘面，所述凹槽与所述焊盘面间隔设置。
[0007]可选的，所述凹槽的边缘面设置有若干相互独立的凹槽和/或相互连通的凹槽。
[0008]可选的，所述凹槽的横截面的形状为平面几何图形，所述平面几何图形包括规则的平面几何图形或不规则的平面几何图形。
[0009]可选的，所述凹槽的宽度为5μm
‑
100μm；和/或，所述凹槽的深度为2μm
‑
50μm；和/或，相邻的所述凹槽之间的间距为5μm
‑
100μm。
[0010]本专利技术还提供一种半导体封装结构的制备方法，包括：形成重布线结构；形成芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；
在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。
[0011]可选的，形成所述凹槽的工艺包括激光烧蚀工艺或等离子体蚀刻工艺。
[0012]可选的，形成芯片的步骤包括：提供硅晶圆，所述硅晶圆包括若干芯片区和位于相邻芯片区之间的切割区；芯片区的有源面包括焊盘面和包围所述焊盘面的边缘面；在所述边缘面形成凹槽；沿切割区对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片。
[0013]可选的，还包括：形成所述凹槽之后，沿切割区对所述硅晶圆进行分割之前，在所述硅晶圆的有源面一侧形成保护胶膜；提供载板；在所述硅晶圆的有源面一侧形成保护胶膜之后，且在沿切割区对所述硅晶圆进行分割之前，将所述硅晶圆键合在载板上，所述硅晶圆位于所述保护胶膜背离所述载板的一侧；沿切割区对所述硅晶圆进行分割之后，将所述保护胶膜和所述载板分离；将所述芯片倒装在所述重布线结构的一侧之前，将所述保护胶膜和所述芯片分离。
[0014]本专利技术技术方案，具有如下优点：本专利技术提供的半导体封装结构，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；所述底填胶层位于所述芯片和所述重布线结构之间，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内，所述凹槽所在的边缘面的粗糙度提高，所述凹槽所在的边缘面与所述底填胶层的接触面积增大，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，底填胶液经过固化后，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述芯片的边缘面与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护，因此，所述半导体封装结构的电气可靠性和力学可靠性高。
[0015]本专利技术提供的半导体封装结构的制备方法，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽，将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内，所述凹槽所在的区域的表面粗糙度提高，所述凹槽所在区域与所述底填胶层的接触面积增大，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述芯片与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护，因此，所述半导体封装结构的制备方法形成的半导体封装结构的电气可靠性和力学可靠性高。
[0016]进一步，形成所述底填胶层的步骤包括：在所述芯片和所述重布线结构之间形成初始底填胶液，所述初始底填胶液包封所述导电件的侧壁且填充在所述凹槽内；对所述初始底填胶液进行固化以形成底填胶层。初始底填胶液通过毛细力填充在所述凹槽中，初始底填胶液在凹槽建立起来的毛细孔道的毛细力作用下沿着凹槽壁爬行，从而使得初始底填胶液充分浸润凹槽，对所述初始底填胶液进行固化以形成底填胶层之后，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交
联力，避免所述边缘面与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护。
附图说明
[0017]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为现有技术中的一种半导体封装结构的示意图；图2为本专利技术一个实施例提供的半导体封装结构的示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：重布线结构；倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；导电件，位于所述芯片和所述重布线结构之间且与所述凹槽间隔；位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。2.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片的有源面还包括焊盘面，所述边缘面包围所述焊盘面，所述凹槽与所述焊盘面间隔设置。3.根据权利要求1所述的半导体封装结构，其特征在于，所述凹槽的边缘面设置有若干相互独立的凹槽和/或相互连通的凹槽。4.根据权利要求3所述的半导体封装结构，其特征在于，所述凹槽的横截面的形状为平面几何图形，所述平面几何图形包括规则的平面几何图形或不规则的平面几何图形。5.根据权利要求1至4任意一项所述的半导体封装结构，其特征在于，所述凹槽的宽度为5μm
‑
100μm；和/或，所述凹槽的深度为2μm
‑
50μm；和/或，相邻的所述凹槽之间的间距为5μm
‑
100μm。6.一种半导体封装结构的制备方法，其特征在于，包括：形成重布线结构；形成芯片，所述芯片的有源面包括边缘面，所述边缘面设...

【专利技术属性】
技术研发人员：陈飞洋，梁新夫，林煜斌，康奇兴，
申请(专利权)人：长电集成电路绍兴有限公司，
类型：发明
国别省市：